Equations

********** Mapped Logic **********

OUTLED1 <= ((XLXN_41 AND XLXN_42)
OR (NOT XLXN_39 AND NOT XLXN_41 AND NOT XLXN_42)
OR (NOT XLXN_40 AND NOT XLXN_41 AND NOT XLXN_42));

OUTLED2 <= ((XLXN_40 AND NOT XLXN_41)
OR (NOT XLXN_39 AND NOT XLXN_40 AND XLXN_41));

OUTLED3 <= ((XLXN_41 AND NOT XLXN_42)
OR (NOT XLXN_39 AND NOT XLXN_41 AND XLXN_42)
OR (NOT XLXN_40 AND NOT XLXN_41 AND XLXN_42));

FTCPE_XLXI_19/Q0: FTCPE port map (XLXI_19/Q(0),'1',XLXN_6(15),'0','0');

FTCPE_XLXI_19/Q1: FTCPE port map (XLXI_19/Q(1),XLXI_19/Q(0),XLXN_6(15),'0','0');

FTCPE_XLXI_19/Q2: FTCPE port map (XLXI_19/Q(2),XLXI_19/Q_T(2),XLXN_6(15),'0','0');
XLXI_19/Q_T(2) <= (XLXI_19/Q(0) AND XLXI_19/Q(1));

FTCPE_XLXI_19/Q3: FTCPE port map (XLXI_19/Q(3),XLXI_19/Q_T(3),XLXN_6(15),'0','0');
XLXI_19/Q_T(3) <= (XLXI_19/Q(0) AND XLXI_19/Q(1) AND XLXI_19/Q(2));

FTCPE_XLXI_19/Q4: FTCPE port map (XLXI_19/Q(4),XLXI_19/Q_T(4),XLXN_6(15),'0','0');
XLXI_19/Q_T(4) <= (XLXI_19/Q(0) AND XLXI_19/Q(1) AND XLXI_19/Q(2) AND
XLXI_19/Q(3));

FTCPE_XLXI_19/Q5: FTCPE port map (XLXI_19/Q(5),XLXI_19/Q_T(5),XLXN_6(15),'0','0');
XLXI_19/Q_T(5) <= (XLXI_19/Q(0) AND XLXI_19/Q(1) AND XLXI_19/Q(4) AND
XLXI_19/Q(2) AND XLXI_19/Q(3));

FTCPE_XLXI_19/Q6: FTCPE port map (XLXI_19/Q(6),XLXI_19/Q_T(6),XLXN_6(15),'0','0');
XLXI_19/Q_T(6) <= (XLXI_19/Q(0) AND XLXI_19/Q(1) AND XLXI_19/Q(4) AND
XLXI_19/Q(2) AND XLXI_19/Q(5) AND XLXI_19/Q(3));

FTCPE_XLXI_3/Q0: FTCPE port map (XLXI_3/Q(0),'1',CLK,'0','0');

FTCPE_XLXI_3/Q1: FTCPE port map (XLXI_3/Q(1),XLXI_3/Q(0),CLK,'0','0');

FTCPE_XLXI_3/Q2: FTCPE port map (XLXI_3/Q(2),XLXI_3/Q_T(2),CLK,'0','0');
XLXI_3/Q_T(2) <= (XLXI_3/Q(0) AND XLXI_3/Q(1));

FTCPE_XLXI_3/Q3: FTCPE port map (XLXI_3/Q(3),XLXI_3/Q_T(3),CLK,'0','0');
XLXI_3/Q_T(3) <= (XLXI_3/Q(0) AND XLXI_3/Q(1) AND XLXI_3/Q(2));

FTCPE_XLXI_3/Q4: FTCPE port map (XLXI_3/Q(4),XLXI_3/Q_T(4),CLK,'0','0');
XLXI_3/Q_T(4) <= (XLXI_3/Q(0) AND XLXI_3/Q(1) AND XLXI_3/Q(2) AND
XLXI_3/Q(3));

FTCPE_XLXI_3/Q5: FTCPE port map (XLXI_3/Q(5),XLXI_3/Q_T(5),CLK,'0','0');
XLXI_3/Q_T(5) <= (XLXI_3/Q(0) AND XLXI_3/Q(4) AND XLXI_3/Q(1) AND
XLXI_3/Q(2) AND XLXI_3/Q(3));

FTCPE_XLXI_3/Q6: FTCPE port map (XLXI_3/Q(6),XLXI_3/Q_T(6),CLK,'0','0');
XLXI_3/Q_T(6) <= (XLXI_3/Q(0) AND XLXI_3/Q(4) AND XLXI_3/Q(1) AND
XLXI_3/Q(5) AND XLXI_3/Q(2) AND XLXI_3/Q(3));

FTCPE_XLXI_3/Q7: FTCPE port map (XLXI_3/Q(7),XLXI_3/Q_T(7),CLK,'0','0');
XLXI_3/Q_T(7) <= (XLXI_3/Q(0) AND XLXI_3/Q(4) AND XLXI_3/Q(1) AND
XLXI_3/Q(5) AND XLXI_3/Q(2) AND XLXI_3/Q(6) AND XLXI_3/Q(3));

FTCPE_XLXI_3/Q8: FTCPE port map (XLXI_3/Q(8),XLXI_3/Q_T(8),CLK,'0','0');
     XLXI_3/Q_T(8) <= (XLXI_3/Q(0) AND XLXI_3/Q(4) AND XLXI_3/Q(1) AND
      XLXI_3/Q(5) AND XLXI_3/Q(2) AND XLXI_3/Q(6) AND XLXI_3/Q(3) AND
      XLXI_3/Q(7));

FTCPE_XLXI_3/Q9: FTCPE port map (XLXI_3/Q(9),XLXI_3/Q_T(9),CLK,'0','0');
     XLXI_3/Q_T(9) <= (XLXI_3/Q(0) AND XLXI_3/Q(4) AND XLXI_3/Q(8) AND
      XLXI_3/Q(1) AND XLXI_3/Q(5) AND XLXI_3/Q(2) AND XLXI_3/Q(6) AND
      XLXI_3/Q(3) AND XLXI_3/Q(7));

FTCPE_XLXI_3/Q10: FTCPE port map (XLXI_3/Q(10),XLXI_3/Q_T(10),CLK,'0','0');
     XLXI_3/Q_T(10) <= (XLXI_3/Q(0) AND XLXI_3/Q(4) AND XLXI_3/Q(8) AND
      XLXI_3/Q(1) AND XLXI_3/Q(5) AND XLXI_3/Q(9) AND XLXI_3/Q(2) AND
      XLXI_3/Q(6) AND XLXI_3/Q(3) AND XLXI_3/Q(7));

FTCPE_XLXI_3/Q11: FTCPE port map (XLXI_3/Q(11),XLXI_3/Q_T(11),CLK,'0','0');
     XLXI_3/Q_T(11) <= (XLXI_3/Q(0) AND XLXI_3/Q(4) AND XLXI_3/Q(8) AND
      XLXI_3/Q(1) AND XLXI_3/Q(5) AND XLXI_3/Q(9) AND XLXI_3/Q(10) AND
      XLXI_3/Q(2) AND XLXI_3/Q(6) AND XLXI_3/Q(3) AND XLXI_3/Q(7));

FTCPE_XLXI_3/Q12: FTCPE port map (XLXI_3/Q(12),XLXI_3/Q_T(12),CLK,'0','0');
     XLXI_3/Q_T(12) <= (XLXI_3/Q(0) AND XLXI_3/Q(4) AND XLXI_3/Q(8) AND
      XLXI_3/Q(1) AND XLXI_3/Q(5) AND XLXI_3/Q(9) AND XLXI_3/Q(10) AND
      XLXI_3/Q(2) AND XLXI_3/Q(6) AND XLXI_3/Q(11) AND XLXI_3/Q(3) AND
      XLXI_3/Q(7));

FTCPE_XLXI_3/Q13: FTCPE port map (XLXI_3/Q(13),XLXI_3/Q_T(13),CLK,'0','0');
     XLXI_3/Q_T(13) <= (XLXI_3/Q(0) AND XLXI_3/Q(4) AND XLXI_3/Q(8) AND
      XLXI_3/Q(12) AND XLXI_3/Q(1) AND XLXI_3/Q(5) AND XLXI_3/Q(9) AND
      XLXI_3/Q(10) AND XLXI_3/Q(2) AND XLXI_3/Q(6) AND XLXI_3/Q(11) AND
      XLXI_3/Q(3) AND XLXI_3/Q(7));

FTCPE_XLXI_3/Q14: FTCPE port map (XLXI_3/Q(14),XLXI_3/Q_T(14),CLK,'0','0');
     XLXI_3/Q_T(14) <= (XLXI_3/Q(0) AND XLXI_3/Q(4) AND XLXI_3/Q(8) AND
      XLXI_3/Q(12) AND XLXI_3/Q(1) AND XLXI_3/Q(5) AND XLXI_3/Q(9) AND
      XLXI_3/Q(10) AND XLXI_3/Q(13) AND XLXI_3/Q(2) AND XLXI_3/Q(6) AND
      XLXI_3/Q(11) AND XLXI_3/Q(3) AND XLXI_3/Q(7));

FTCPE_XLXN_267: FTCPE port map (XLXN_26(7),XLXN_26_T(7),XLXN_6(15),'0','0');
XLXN_26_T(7) <= (XLXI_19/Q(0) AND XLXI_19/Q(1) AND XLXI_19/Q(4) AND
XLXI_19/Q(2) AND XLXI_19/Q(5) AND XLXI_19/Q(3) AND XLXI_19/Q(6));

FTCPE_XLXN_39: FTCPE port map (XLXN_39,'1',XLXN_26(7),'0','0');

FTCPE_XLXN_40: FTCPE port map (XLXN_40,XLXN_39,XLXN_26(7),'0','0');

FTCPE_XLXN_41: FTCPE port map (XLXN_41,XLXN_41_T,XLXN_26(7),'0','0');
XLXN_41_T <= (XLXN_39 AND XLXN_40);

FTCPE_XLXN_42: FTCPE port map (XLXN_42,XLXN_42_T,XLXN_26(7),'0','0');
XLXN_42_T <= (XLXN_39 AND XLXN_40 AND XLXN_41);

FTCPE_XLXN_615: FTCPE port map (XLXN_6(15),XLXN_6_T(15),CLK,'0','0');
     XLXN_6_T(15) <= (XLXI_3/Q(0) AND XLXI_3/Q(4) AND XLXI_3/Q(8) AND
      XLXI_3/Q(12) AND XLXI_3/Q(1) AND XLXI_3/Q(5) AND XLXI_3/Q(9) AND
      XLXI_3/Q(10) AND XLXI_3/Q(13) AND XLXI_3/Q(2) AND XLXI_3/Q(6) AND
      XLXI_3/Q(11) AND XLXI_3/Q(14) AND XLXI_3/Q(3) AND XLXI_3/Q(7));