

## PLL. Fáziszárt hurok

A fáziszárt hurok (angolul Phase Locked Loop = PLL) sok szakmaterületen használt szabályozási struktúra. Tényleges fizikai felépítése erősen alkalmazásfüggő. Ebben a fejezetben először összefoglaljuk a különféle alkalmazások közös jellemzőit, majd áttérünk – a teljesség igénye nélkül – a konkrét alkalmazásokra.

### PLL.1. Szinkronozás, mint fáziszárt állapot létrehozása

A hétköznapi szóhasználatban a szinkron állapot általában két dolog időbeni azonos lefutására utal. A szinkron állapot, mint elektronikai fogalom értelmezéséhez tekintsük az analóg oszcilloszkóp példát! Használjuk a megjelenítendő jelhez az 1-es, a vízszintes – azaz az időalappal összefüggő – jelhez a 2-es indexet!


Nyilvánvalóan az oszcilloszkóp vízszintes eltérítése nincs a jelhez szinkronozva, ha futó vagy kúszó képet látunk.

A továbbiakban azokat az eseteket vizsgáljuk, amikor állóképet látunk. Gondolatban vezessünk a függőleges eltérítésre egy tisztán szinuszos jelet. A szinkronozott állapot jellegétől függően három esetet figyelhetünk meg:

- A. Pontosan egy periódust látunk a képernyőn, a vízszintes eltérítés a szinusz pozitív nulla-átmeneténél indul:  $f_1=f_2$ ,  $v_1=v_2$ .
- B. Pontosan egy periódust látunk a képernyőn, de a vízszintes eltérítés nem a szinusz pozitív nulla-átmeneténél indul:  $f_1=f_2$ ,  $v_1-v_2$ = állandó.
- C. Több periódust látunk egymásra rajzolva, de a kép áll:  $n*f_1=m*f_2$ , ahol  $n$  és  $m$  természetes szám.

#### PLL.1.1 Közvetlen szinkronozás

Közvetlen szinkronozásról akkor beszélünk, ha egy bizonyos feltétel teljesülésekor a kimeneti jel fázishelyzetét pillanatszerűen egy előre meghatározott értékre állítjuk. Tipikus példa erre az analóg oszcilloszkóp trigger funkciója. A kimeneti jelet – ami jelen esetben a vízszintes eltérítés – akkor indítjuk (fázishelyzetét alapállapotba állítjuk), amikor bekövetkezett a trigger esemény. A trigger esemény a trigger forrásul választott jel (leggyakrabban maga a vizsgált jel) és a trigger szint megfelelő irányú metszéspontja (pl. felfutó él). Amint az PLL.1. ábrán is látható, az oszcilloszkóp képernyőjén a vizsgált jelnek a trigger eseményt követő részlete látható.



PLL.1. ábra. Közvetlen szinkronozás (analóg oszcilloszkóp)

#### PLL.1.2 Közvetett szinkronozás, PLL

Közvetett szinkronozásnál a kimeneti jel frekvenciáját változtatjuk olyan irányban és mértékben, hogy a bemeneti jelhez viszonyított fázishelyzete egy meghatározott értékhez közelítsen.

Maradjunk az analóg oszcilloszkóp példánál! Tételezzük fel, hogy szegény öreg műszerünk trigger rendszere tönkrement, de vízszintes eltérítése szabadonfutó módban még működik. Kisfrekvenciás (kb. 100Hz alatti) jelek vizsgálatánál ilyenkor úgy is állóképet kaphatunk, hogy az időalapot – azzal együtt a vízszintes eltérítő jel periódusidejét – folyamatosan változtatjuk. Kis gyakorlás után az oszcilloszkópon megjelenő képet adott fázishelyzetűre szabályozhatjuk.

Vegyük sorra a szabályozási körünk összetevőit:


- érzékelő: képernyő és szem,
- hibajel-képző: az agyunkban tárolt kívánt fázishelyzettel összehasonlítjuk a látottakat,
- szabályozó: a hibajel alapján elhatározzuk, hogy merre forgassuk a gombot,
- beavatkozó: kéz, gomb, vízszintes eltérítés elektronikája.

A fent leírt kör egy humán intelligenciát is magába foglaló fáziszárt hurok. Gyakorlati szempontból az adott példa – elsősorban az emberi beavatkozás miatt - ugyan haszontalan, de jó zajelnyomó képessége miatt mégis elgondolkodtató. Nyilvánvalóan bármilyen véletlenszerű vagy periodikus zajjal, torzulással is terhelt a vizsgált jel, a közvetett szinkronozás mindaddig lehetséges marad, amíg meg tudjuk becsülni a látott jel fázishelyzetét. Ezt az előnyös tulajdonságot igyekszünk megőrizni az elektronikus kapcsolásokból felépített PLL-eknél is.

## PLL.2 A PLL felépítése

A PLL elvi szempontból a PLL.2. ábrán látható építőelemekre bontható, bár a megvalósított kapcsolásokat tanulmányozva ezek sokszor nem különíthetők élesen el.

Vegyük sorra a PLL összetevőinek funkcióját!



PLL.2. ábra. A PLL általános felépítése


A fáziskülönbség érzékelő (gyakori szinonimái a fázisdiszkriminátor ill. a fázisdetektor, rövidítve P.D.) feladata a be- és kimeneti jel fázisának összehasonlítása, és a különbséggel arányos jel (hibajel) előállítás. A szabályozástechnikai vizsgálatoknál statikus lineáris vagy statikus nemlineáris tagként ( $W_{PD}$ ) vesszük figyelembe.

Frekvenciafüggő jelformálást valósít meg a szabályozó ( $W_C$ ), ezért gyakran szűrőnek is nevezik. Az elnevezés függ a szakmaterülettől, a megvalósítás elveitől (tartalmaz-e aktív tagot) ill. a nyelvterülettől. (Pl. az USA-ban tipikusabb „PI filter” mint a „PI controller”.) Elsődleges feladata a szabályozási hurok stabilitásának biztosítása, ill. a kívánt dinamikus jellemzők elérése.

A szabályozási hurok beavatkozó egysége az oszcillátor. Jelölése leginkább a szakmaterülettől függően lehet VCO (Voltage Controlled Oscillator) ill. VFC (Voltage to Frequency Converter). Szabályozástechnikai közelítése ( $W_{VFC}$ ) a híradástechnikai alkalmazásokban általában egyszerű arányos tag, irányítástechnikai alkalmazásokban tipikusan munkaponttól függő holtidejű tag.

A szabályozási kör merev visszacsatolást alkalmaz, így az érzékelő csak abban az esetben szükséges, ha a kimeneti jelhordozó (feszültség, áram, szám, stb.) nem egyezik meg a fázisdetektor bemenetének jelhordozójával.

A PLL.2. ábrán a PLL kimenetének a szinkronozott jel fázishelyzetét tekintettük. Az alkalmazástól függően a PLL jeleiből van, amikor a fázisdetektor  $U_{PD}$  kimenetét, van, amikor a szabályozó  $U_C$  kimenetét, de leggyakrabban az oszcillátor frekvenciáját ill. fázishelyzetét tekintjük kimenetnek, ahogy azt a PLL.3. ábrán is érzékeltettük. Az  $f_2$  és a  $\nu_2$  közötti  $\frac{2\pi}{s}$  tényező arra utal, hogy az oszcillátor jelét tipikusan frekvenciaként [Hz]-ben, a fázisdetektor bemenetét pedig tipikusan szögeként radiánban értelmezzük.



PLL.3. ábra. A PLL szabályozástechnikai felépítése

A PLL.3. ábrán alkalmazott  $U_{PD}$  és  $U_C$  jelölés arra utal, hogy ezeken a pontokon – legalább is az analóg elektronikával felépített PLL-eknél – tipikusan a jel feszültségét használjuk jelhordozóként.

### PLL.3. Fáziskülönbség képzése

A fázisdetektor feladata a be- és kimeneti jel fázisának összehasonlítása, és a különbséggel arányos jel (hibajel) előállítás. Ideális esetben az időben folyamatosan  $U_{PD} = K_{PD} * (\nu_1 - \nu_2)$ .

A jelhordozó jellegétől erősen függő mértékben közelíthető az ideális eset.

A fázis információ jelhordozói:

- analóg jel
  - skaláris jel: tipikusan egy közel szinuszos feszültség jel, a visszanyerhető fázis információ nem minden pontban folyamatos
  - vektoros: tipikusan 2 vagy 3 feszültség jel, a visszanyerhető fázis információ folyamatos
- kétállapotú („digitális” ill. logikai) jel
  - élvezérelt detektoroknál az információt az egyik kitüntetett (pl. felfutó) él jelenti, fázis információ periódusonként egyszer nyerhető,
  - szintvezérelt detektoroknál az információt mindkét él hordozza, a jel kitöltési tényezője közel 50%.

A fázisdetektorok legfontosabb jellemzői:


- frekvencia érzékenység: az a tulajdonság, hogy a még nem fáziszárt állapotban a detektor kimenete ad-e  $f_1$ - $f_2$  előjelétől függő kimenetet, azaz hogyan segíti a szabályozót a fáziszárt állapot megtalálására,
- zajérzékenység ill. zajelnyomás: a bemeneti jelre szuperponált zajok milyen erős tranziens folyamatokat indítanak el,
- statikus átviteli karakterisztika: munkaponti meredekség ( $K_{PD}$ ), nemlineáris jelleg, monotonitási tartomány.

A fázisdetektorok elvi és fizikai felépítése nagymértékben függ az adott alkalmazástól, azon belül is a fázis információ jelhordozójától. A továbbiakban néhány példát ismertetünk az egyes jelhordozó típusokhoz tartozó fázisdetektorokra.

### PLL.3.1 Kétállapotú jelek fázisdetektorai

#### PLL.3.1.1 Számlálós fázisdetektor, töltéspumpa


A kétállapotú jelek élvezérelt detektorainak elvi szempontból alapesete - a számlálós fázisdetektor -, a PLL.4. ábrán látható.



PLL.4. ábra. Számlálós fázisdetektor


Az elv meglehetősen egyszerű. A bemeneti ill. a kimeneti jelet egy kétirányú élvezérelt számláló fel ill. le irányú számlálást kiváltó bemenetére adjuk. A számláló kimenete azt mutatja, hány periódussal vezet az 1-es jel a 2-es előtt. Ezt a jelet egy D/A váltóra adva kapjuk meg a detektor  $U_{PD}$  kimenetét.

Ahhoz, hogy a detektor frekvencia érzékeny legyen, azaz a nem zárt PLL zárását elősegítse, a számlálót túl- ill. alulcsordulás ellen védeni kell.



PLL.5. ábra. Számlálós fázisdetektor jellemző időfüggvényei

Amint az PLL.5. ábrán látható, a fázisdetektor kimenete és a fáziskülönbség kapcsolata időben messze nem folyamatos, azonban mivel a szabályozó tipikusan elnyomja a detektor kimenetének nagyfrekvenciás (értsd: vivőfrekvenciás és annak többszörösei) összetevőit, így a detektor kimeneti feszültségének a középvértékét tekinthetjük hasznos jelnek. Így a fázisdetektor kimenetének középvértéke és a fáziskülönbség kapcsolata jelentős tartományban monoton és lineáris lesz.



PLL.6. ábra. Számlálós fázisdetektor átviteli karakterisztikája

Tekintsük át a számlálós fázisdetektor jellemzőit!

Monotonitási tartomány:  $\pm N_{\max} \cdot 2\pi$ , ahol  $N_{\max}$  a számláló a két irányra azonos abszolút értékű korlátja. Ebben a tartományban az átvitel egyben lineáris is.


Statikus átviteli karakterisztika munkaponti meredekség:  $K_{PD} = U_{LSB}/2\pi$ .

Frekvencia érzékenység: segíti a szabályozót a fáziszárt állapot megtalálására.

Zavarérzékenység: egyetlen járulékos zavar egy teljes periódusnyi tranzienszt okoz, de a frekvencia érzékenységnek köszönhetően nem esik ki a szinkronból.

Kimeneti zaj: a kimenet nagyfrekvenciás összetevője függ a munkaponttól. Sok alkalmazásban lényeges előny, hogy nulla fázisszög-hibánál a kimenet nagyfrekvenciás összetevője is nulla.

Egyrészt a monotonitási tartomány annál szélesebb, minél nagyobb  $N_{\max}$ , azaz minél több bites a számláló, másrészt az áramkör költsége annál magasabb. A leggyakrabban alkalmazott számlálós fázisdetektorban  $N_{\max} = 1$ , azaz a számláló -1, 0 és +1 értéket vehet csak fel. Gyakran a számlálót és a D/A váltót helyettesítő analóg kapcsolók vezérlő jeleit egyetlen logikai állapotgéppel, aszinkron sorrendi hálózattal állítják elő. Ha ehhez hozzáadjuk a PI szabályozót megvalósító műveleti erősítő kapcsolásunkat, megkapjuk a töltéspumpának (angolul Charge Pump) nevezett fázisdetektort.




PLL.7. ábra. Töltéspumpás fázisdetektor

Amikor az 1-es jel felfutó éle vezet a 2-es előtt, az aszinkron sorrendi hálózat +1 kimenete aktív, így az áramkör növeli (ellenkező esetben csökkenti) az integrátort reprezentáló kapacitás töltését. Innen az elnevezés. Amikor a beszámolt élek száma azonos, az aszinkron sorrendi hálózat mindkét kimenete passzív, tehát az integrátor töltése változatlan. A PLL.7. ábrán látható áramkör a szűrő (szabályozó) funkcióját is betölti. Ha  $U_c \approx U_{ref}/2$ , a szabályozó tiszta integrátorral közelíthető. Az így okozott  $\pi/2$  fáziskésleltetés mérsékelhető, ha a kimeneti feszültségosztó kondenzátorával sorosan kötünk egy ellenállást, azaz a szabályozót közelítő PI taggá alakítjuk.

### PLL.3.1.2 Élvezérelt J-K tároló


A számlálós megoldáshoz képest egyszerűbb felépítésű, de gyengébb jellemzőket mutató megoldás az élvezérelt J-K tároló. Az alkalmazott tároló olyan aszinkron sorrendi hálózat, amelynek kimenete H szintet vesz fel a J bemenetére érkező jel felfutó élénél ill. L szintet vesz fel a K bemenetére érkező jel felfutó élénél. Egyéb esetben változatlan marad.



8. ábra. J-K tároló, mint fázisdetektor


Mivel a tároló kimenete CMOS áramkört és elhanyagolható terhelést feltételezve közelítőleg a pozitív tápfeszültség ( $U_{DD}$ ) és nulla között kapcsolgat, így ahhoz, hogy az áramkör  $U_{PD}$  kimenete arányos legyen a szöghibával, a tápfeszültség felét ki kell vonni a tároló

kimenetéből. Ez a kivonás általában nem fizikai, hanem értelmezés jellegű, tehát az  $U_{PDAV}=U_{DD}/2$  állapotot tekintjük alapállapotnak.



PLL.9. ábra. J-K tárolós fázisdetektor jellemző időfüggvényei

Amint az a PLL.9. ábrán is látható, a fázisszög-hiba folyamatos növekedésének hatására a kimenet kitöltési tényezője ciklikusan 0 és 100% között változik. Ahhoz, hogy stabil munkapontot kapjunk, célszerű az alapállapotnak megfelelő kitöltési tényezőt 50%-ra választani. Ez azt jelenti, hogy a fázisszög-hibát akkor tekintjük nullának, amikor a két jel felfutó éleinek távolsága épp félperiódusnyi. Így kapjuk meg a PLL.10. ábrán látható átviteli karakterisztikát.



PLL.10. ábra. J-K tárolós fázisdetektor átviteli karakterisztikája

Tekintsük át a J-K tárolós fázisdetektor jellemzőit!

Monotonitási tartomány:  $\pm \pi$ . Ebben a tartományban az átvitel egyben lineáris is.

Statikus átviteli karakterisztika munkaponti meredekség:  $K_{PD}=U_{DD}/2\pi$ .


Frekvencia-érzékenység: nagy frekvencia-eltérés mellett a tároló kimenete többet tartózkodik a nagyobb frekvenciájú bemenethez tartozó szinten, így kis mértékben segíti a szabályozót a fáziszárt állapot megtalálására.

Zavarérzékenység: egyetlen járulékos zavar a monotonitási tartománynál nagyobb hibát okoz, így a PLL legalábbis átmenetileg kiesik a szinkronból.

Kimeneti zaj: a kimenet nagyfrekvenciás összetevője függ a munkaponttól, kedvezőtlen, hogy épp alapállapotban maximális.


PLL.3.1.3 Kizáró-vagy (XOR) kapus fázisdetektor

Kétállapotú jelek szintvezérelt fázisdetektora a kizáró-vagy kapura épül. A kapu magas szintet ad ki, ha a két bemenetre adott logikai jel ellentétes (H-L vagy L-H). A szintvezérelt működésből adódóan, a kapcsolás helyes működéséhez szükséges, hogy a detektorra adott két jel kitöltési tényezői egyaránt 50% körüliek legyenek.




11. ábra. XOR kapu, mint fázisdetektor

Mivel a kapu kimenete CMOS áramkört és elhanyagolható terhelést feltételezve közelítőleg a pozitív tápfeszültség ( $U_{DD}$ ) és nulla között kapcsolgat, így ahhoz, hogy az áramkör  $U_{PD}$  kimenete arányos legyen a szöghibával, a J-K tárolós fázisdetektorhoz hasonlóan a tápfeszültség felét itt is ki kell vonni a kapu kimenetéből. Ez a kivonás általában nem fizikai, hanem értelmezés jellegű, tehát az  $U_{PD\text{AV}} = U_{DD}/2$  állapotot tekintjük alapállapotnak.



PLL.12. ábra. XOR kapus fázisdetektor jellemző időfüggvényei

Amint az a PLL.12. ábrán is látható, a fázisszög-hiba folyamatos növekedésének hatására a kimenet kitöltési tényezője ciklikusan 0 és 100% között változik. Ahhoz, hogy stabil munkapontot kapjunk, célszerű az alapállapotnak megfelelő kitöltési tényezőt 50%-ra választani. Ez azt jelenti, hogy a fázisszög-hibát akkor tekintjük nullának, amikor a két jel felfutó éleinek távolsága negyedperiódusnyi. Így kapjuk meg a PLL.13. ábrán látható átviteli karakterisztikát.



### PLL.13. ábra. XOR kapus fázisdetektor átviteli karakterisztikája

Tekintsük át az XOR kapus fázisdetektor jellemzőit!

Monotonitási tartomány:  $\pm \pi/2$ . Ebben a tartományban az átvitel egyben lineáris is.

Statikus átviteli karakterisztika munkaponti meredekség:  $K_{PD}=U_{DD}/\pi$ .

Frekvencia érzékenység: a kimenet frekvencia eltérés (nem zárt állapot) esetén nulla középtértékű lesz, így nem segíti a szabályozót a fáziszárt állapot megtalálásában.

Zavarérzékenység: a szintvezérelt működési elvből adódóan egy-egy járulékos él vagy rövid idejű tüske nem zavarja meg a PLL működését. Ezt az előnyt nem tudjuk kihasználni abban a gyakori esetben, ha a bemeneti 1-es jelet egy eredetileg nem 50%-os kitöltésű jelből T-tárolóval (1 bites számlálóval) állítjuk elő.

Kimeneti zaj: a kimenet nagyfrekvenciás összetevője függ a munkaponttól, kedvezőtlen, hogy épp alapállapotban maximális.

#### PLL.3.2 Analóg skaláris jelek fázisdetektorai

Az analóg jelek fázisdetektorai túlnyomó többségben szinuszhoz közeli jelekkel dolgoznak, így a továbbiakban mind az 1-es, mind a 2-es jelet szinuszosnak tételezzük fel.

##### PLL.3.2.1 Analóg szorzós fázisdetektor

A legtöbbször alkalmazott analóg fázisdetektor az analóg szorzó. A detektor kimenetét egyszerűen az alábbi egyenlettel kapjuk meg,

$$u_{PD} = K_M * u_1 * u_2, \quad (\text{PLL.1})$$

ahol  $K_M$  a szorzó  $[1/V]$  dimenziójú átviteli tényezője. Adott amplitúdók mellett két szinuszos jel szorzatának középtértéke akkor lesz maximális, ha a két jel fázisban van, ill. akkor lesz minimális, ha a két jel ellenfázisban van. Hasonlóan a XOR kapus detektorhoz a fázisszög-hibát akkor tekintjük nullának, amikor a két jel felfutó éleinek távolsága negyedperiódusnyi. Vegyük tehát az 1-es jelet szinuszos, a 2-es jelet koszinuszos jelnek. Ekkor a detektor kimenete

$$u_{PD} = K_M * \hat{U}_1 * \sin(\omega_1 t + \nu_1) * \hat{U}_2 * \cos(\omega_2 t + \nu_2), \quad (\text{PLL.2})$$

ahol a  $\hat{U}$  jel a csúcstértékre utal. Használjuk fel (PLL.2) átalakítására a

$$\sin \alpha * \cos \beta \equiv \frac{1}{2} * [\sin(\alpha + \beta) + \sin(\alpha - \beta)] \quad (\text{PLL.3})$$


azonosságot! Fáziszárt állapotot feltételezve ( $\omega_1 = \omega_2 = \omega$ ) és (PLL.3)-at felhasználva

$$u_{PD} = K_M * \frac{1}{2} * \hat{U}_1 * \hat{U}_2 * [\sin(2\omega t + \nu_1 + \nu_2) + \sin(\nu_1 - \nu_2)]. \quad (\text{PLL.4})$$

A (PLL.4)-ben látható nagyfrekvenciás összetevő aluláteresztő szűrővel elnyomható, így a detektor statikus karakterisztikája

$$u_{PD_{AV}} = K_M * \frac{1}{2} * \hat{U}_1 * \hat{U}_2 * \sin(\nu_1 - \nu_2) \quad (\text{PLL.5})$$

szerint alakul, amelyet a PLL.14. ábrán ábrázoltunk.



PLL.14. ábra. Analóg szorzós fázisdetektor átviteli karakterisztikája

A kapott karakterisztika hasonlít az XOR kapus fázisdetektor karakterisztikájára. A szorzó túlvezérlésekor a hasonlóság tovább nő. Határesetben, ha a szorzó kimenete már csak a kiadható pozitív és negatív szélső értékeit veszi fel, visszakapjuk az XOR kapus fázisdetektor karakterisztikáját.

Tekintsük át az analóg szorzós fázisdetektor jellemzőit!

Monotonitási tartomány:  $\pm \pi/2$ . Az átvitel nemlineáris,  $\pm \pi/3$  hibánál a kezdeti meredekség felére csökken a gradiens.

Statikus átviteli karakterisztika meredeksége nulla hiba közelében:  $K_{PD} = K_M * \frac{1}{2} \hat{U}_1 * \hat{U}_2$ . A

meredekség a munkaponton felül a bemeneti jel amplitúdójától is függ, így kritikus esetben a fázisdetektort meg kell, hogy előzze az amplitúdó állandóságát biztosító áramkör (AGC = Automatic Gain Control).

Frekvencia érzékenység: a kimenet frekvencia eltérés (nem zárt állapot) esetén nulla középértékű lesz, így nem segíti a szabályozót a fáziszárt állapot megtalálásában.

Zavarérzékenység: feltételezve, hogy a 2-es jelet egy alacsony zajú helyi szinuszos oszcillátorral állítjuk elő, a szorzót követő aluláteresztő szűrő kimenetén csak  $f_2$  közelébe eső frekvenciájú zajok okoznak mérhető zajt, hiszen a más frekvenciájú zajokat a szorzó magasabb frekvenciára transzponálja, amiket viszont az aluláteresztő szűrő kiszűr. Az elmondottaknak köszönhetően a szorzós fázisdetektor zajelnyomó képessége kiváló.


Kimeneti zaj: a kimenet kétszeres frekvenciás, a detektor maximális kimenőfeszültségének megfelelő amplitúdójú összetevőt tartalmaz, amely független a szöghibától. Ez akkor lehet zavaró, ha a gyors működés miatt kénytelenek vagyunk az aluláteresztő szűrő törésponti frekvenciáját magasra állítani.

#### PLL.3.2.2 Szinuszos jel identifikátor

Színusz jel identifikátort abban az esetben alkalmazunk, ha az egyszerű analóg szorzós detektor nem ad kielégítő dinamikus viselkedést. A problémát vagy az okozza, hogy a bemeneti jel amplitúdója – és ezzel együtt a PLL körerősítése - széles tartományban változik, vagy a szabályozási kör elérendő beállási ideje összemérhető a jel periódusidejével, így a detektor kimeneti zaja nem nyomható el hatékonyan.

A színusz jel identifikátort tipikusan alacsony frekvenciás PLL-ekben alkalmazzák, így bonyolult analóg elektronika helyett általában szoftveres megvalósítással találkozhatunk.

Tekintsük a PLL.15. ábrán látható feszültségjeleket, ahol  $u_1$  a bemenet,  $u_2$  az identifikált jel. Az ábrán könnyű felfedezni, hogy az 1-es jel a 2-eshez képest késik és amplitúdója kisebb. Ezt nyilvánvalóan úgy döntöttük el, hogy az amplitúdókat a két jel csúcsánál vetettük össze, míg a fáziskülönbséget a két jel nulla-átmenetei környékén olvastuk le.



PLL.15. ábra. Szinuszos jel identifikátor jellemző időfüggvényei

Kérdés, hogy hogyan tudnánk a fenti információkat algoritmus formájába önteni. Találjuk meg először a szögre jellemző információt! Az  $u_1(t)$ -  $u_2(t)$  hibajelhez keressünk olyan súlyozó függvényt, amely a jel pozitív és negatív csúcsánál nulla körüli értéket vesz fel (hiszen ott aligha következtethetünk szöghibára), a pozitív nulla-átmenet környékén pozitív (hiszen ott a pozitív  $u_1(t)$ -  $u_2(t)$  hibajel pozitív  $u_1 - u_2$ -t jelent), a negatív nulla-átmenet környékén pedig negatív. Ilyen függvény a koszinusz. Ezek szerint a fázisdetektor kimenete

$$x_{PD} = (u_1(t) - u_2(t)) * \frac{\cos(\omega t + \nu_2)}{\hat{U}_2}, \quad (\text{PLL.6})$$

ahol is a kimenet dimenzió nélküli mennyiség, ezért a szokásos  $U$  helyett  $X$ -szel jelöltük. Igazoljuk a heurisztikus módon kapott súlyozó függvényünk helyes működését! Fáziszárt állapotot és helyesen identifikált amplitúdót feltételezve ( $\omega_1 = \omega_2 = \omega$  és  $U_1 = U_2$ ), valamint a (PLL.3) azonosságot felhasználva kapjuk:

$$x_{PD} = \frac{1}{2} \sin(\nu_1 - \nu_2) + \sin\left(\frac{\nu_1 - \nu_2}{2}\right) * \cos\left(2\omega t + \nu_2 + \frac{\nu_1 + \nu_2}{2}\right). \quad (\text{PLL.7})$$

Jól láthatóan nulla szöghibánál a kimenetnek nem csupán a középvértéke, de a pillanatértéke is folyamatosan nulla, így nincs szükség kis törésponti frekvenciájú aluláteresztő szűrőre a detektor kimenetén.

Ahhoz, hogy ezt az előnyös tulajdonságot biztosítsuk, a bemeneti jel amplitúdóját is identifikálni kell. A fázisdetektornál látott megfontolásokhoz hasonlóan most nem koszinusz, hanem szinuszos függvénnyel súlyozunk:

$$u_r = (u_1(t) - u_2(t)) * \sin(\omega t + \nu_2), \quad (\text{PLL.8})$$

és az eredményt egy integrátorra vezetve megkapjuk a jel amplitúdóját.

Ellenőrizzük, hogy  $u_r$  valóban alkalmas az amplitúdó meghatározására!

$\nu_1 \approx \nu_2$  feltételezésével, valamint (PLL.8) és a

$$\sin \alpha * \sin \beta \equiv \frac{1}{2} * [\cos(\alpha - \beta) - \cos(\alpha + \beta)] \quad (\text{PLL.9})$$

azonosság felhasználásával kapjuk, hogy

$$u_r = \frac{1}{2} \left( \hat{U}_1 - \hat{U}_2 \right) - \frac{1}{2} \left( \hat{U}_1 - \hat{U}_2 \right) * \cos(2\omega t + 2\nu_2), \quad (\text{PLL.10})$$

tehát  $u_r$  valóban felhasználható  $\hat{U}_2$  beállítására.

Tekintsük át a szinusz jel identifikátor jellemzőit!

Monotonitási tartomány: monotonitási tartományról és linearitásról itt nincs értelme beszélni, hiszen a rendszer eleve kis fázis és amplitúdó hibánál működik helyesen.

Frekvencia érzékenység: az identifikátort kis fázis és amplitúdó hibával kell indítani.

Zavarérzékenység: amennyiben a jel mintavételezési frekvenciája elegendően magas, az identifikátor zajelnyomó képessége kiváló.

Kimeneti zaj: a kimenet nagyfrekvenciás tagot csak fázis ill. amplitúdó hiba esetén tartalmaz, így állandósult állapotban nulla hibákat feltételezve nem szükséges az aluláteresztő szűrő törésponti frekvenciáját alacsonyra állítani.

### PLL.3.2 Vektoriális jelek fázisdetektorai

Vektor képzéséhez legalább két skaláris összetevőre van szükségünk. Lényeges különbség a skaláris jelek fázisdetektoraihoz képest, hogy itt az előállítható szöghiba-információ időben folyamatos, így a szabályozó sebességét (vágási körfrekvenciáját) közvetlenül nem befolyásolja a bemeneti jel frekvenciája. A PLL elvben működésképes a nulla frekvencia környezetében is.

#### PLL.3.2.1 Háromfázisú jelek fázisdetektorai

Háromfázisú jelekkel tipikusan a hálózati feszültség, a váltakozó áramú villamos hajtások és a teljesítményelektronika területén találkozhatunk. Gyakran előforduló feladat, hogy valamit a hálózati feszültséghez ill. a váltakozó áramú motorok belfeszültségéhez kell szinkronoznunk. A közvetlen szinkronozás a jelek zajtartalma miatt általában nem vezet megfelelő eredményre, így itt is tipikusan közvetett szinkronozást, azaz PLL-t alkalmazunk. Ennek érdekében a háromfázisú mennyiségeket áttanszformáljuk egy komplex mennyiségre – más néven Park-vektorra, - és egy skaláris mennyiségre, az úgynevezett nulla sorrendű mennyiségre. Ideális állapotban a Park-vektor egy állandó amplitúdójú, állandó sebességgel forgó vektor, a nulla sorrendű összetevő pedig tipikusan nulla.

A transzformáció képletei:

$$\bar{u}(t) = \frac{2}{3} \left( u_a(t) + \bar{a} * u_b(t) + \bar{a}^{-2} * u_c(t) \right) \quad (\text{PLL.11})$$

adja a Park-vektort, ahol  $\bar{a} = e^{j * \frac{2\pi}{3}} = -\frac{1}{2} + j * \frac{\sqrt{3}}{2}$  és

$$u_0(t) = \frac{u_a(t) + u_b(t) + u_c(t)}{3} \quad (\text{PLL.12})$$

adja a nulla sorrendű összetevőt.

Felhívjuk a figyelmet, hogy a Park-vektor nem keverendő össze a komplex frekvenciatartományú mennyiségekkel. Itt (PLL.11) és (PLL.12) pillanatértékek közötti transzformációt ír le.

A  $2/3$  tényezőt (PLL.11)-ben a szemléletesség érdekében vezettük be. A Park-vektor amplitúdója (hossza ill. abszolút értéke) így megegyezik a fázismennyiségek amplitúdójával.

A bemeneti jel pillanatértékének szögét a Park-vektor szögeként értelmezzük, és

$$v_1 = \text{atan2}\left(\text{Im}(\bar{u}), \text{Re}(\bar{u})\right) \quad (\text{PLL.13})$$


szerint számítjuk, ahol  $\text{atan2}$  a C/C++ programozásból ismert teljes periódusra érvényes inverz tangens függvény.

A gyakorlati esetekben a három fázis pillanatértékeinek digitalizálását követően a fenti számításokat digitálisan, többnyire szoftveresen valósítjuk meg.

### PLL.3.2.2 Resolver jeleinek feldolgozása

A resolver egy induktív elven működő pozícióérzékelő. Előnye az optikai érzékelőkkel szemben a mechanikus robusztussága. Felépítését tekintve egyetlen forgórész-tekerce és két, egymástól  $90^\circ$ -ra elhelyezett állórész tekerce van. Ha a forgórész-tekerésre váltakozó feszültséget kapcsolunk, a két állórész-tekercsben feszültség indukálódik. Az indukált feszültség nagysága és fázishelyzete kölcsönösen egyértelműen a forgórész helyzetétől függ.

Elvileg, ha egy adott időpontban mintát veszünk a három tekercs jeléből, egyértelműen meghatározható a forgórész helyzete. A valóságban azonban a motort tápláló kapcsolóüzemű átalakítók miatt egyetlen időpontban vett mintából messzemenő következtetéseket levonni merész próbálkozás lenne. A gyakorlatban a resolver jeleit a PLL.16. ábrának megfelelően analóg fázisdetektorral és PLL-lel dolgozzák fel.



PLL.16. ábra. Resolver jeleinek feldolgozása PLL segítségével

Legyen a forgórész-tekercsre kapcsolt oszcillátor feszültsége

$$u_{osc}(t) = \hat{u}_{osc} * \sin(\omega_{osc} t) \quad (\text{PLL.14})$$

Mivel az állórész-tekercek árama, és az általuk okozott feszültségesés elhanyagolható, az állórészekben indukált feszültség

$$u_x(t) = \frac{N_s}{N_p} * \hat{u}_{osc} * \sin(\omega_{osc} t) * \cos v_1, \quad (\text{PLL.15})$$

illetve

$$u_y(t) = \frac{N_s}{N_p} * \hat{u}_{osc} * \sin(\omega_{osc} t) * \sin v_1, \quad (\text{PLL.16})$$

ahol  $N_s$  az állórész,  $N_p$  a forgórész menetszáma.

Az így kapott feszültségeket rendre beszorozva az identifikált pozíció ( $v_2$ ) szinuszával és koszinuszával, a szorzatokat kivonva egymásból és beszorozva az oszcillátor feszültségével kapjuk meg a fázisdetektor  $u_{PD}$  jelét. Vizsgáljuk meg, hogy a kapott jel valóban a fáziskülönbség információját hordozza-e!

A PLL.16. ábrának megfelelően

$$u_{PD}(t) = u_{osc}(t) * K_M * \frac{N_S}{N_P} * (-\cos \nu_1 * \sin \nu_2 + \sin \nu_1 * \cos \nu_2) * u_{osc}(t) * K_M. \quad (\text{PLL.17})$$

Felhasználva a

$$\sin(\alpha - \beta) \equiv \sin \alpha * \cos \beta - \cos \alpha * \sin \beta \quad (\text{PLL.18})$$

azonosságot és (PLL.14)-et behelyettesítve

$$u_{PD}(t) = \hat{U}_{osc}^2 * K_M^2 * \frac{N_S}{N_P} * \sin(\nu_1 - \nu_2) * \frac{1 - \cos 2\omega_{osc} t}{2} \quad (\text{PLL.17})$$

adódik. Nem nehéz felismerni a hasonlóságot (PLL.17) és az analóg szorzós fázisdetektorra kapott (PLL.4) között. Lényeges különbség azonban, hogy a nagyfrekvenciás összetevő itt nem a bemenőjel frekvenciájától, hanem egy független oszcillátor frekvenciájától függ.

Emiatt ez az áramkör nulla bemeneti frekvencián, azaz álló állapotban is használható.

Mivel a pozíció mindkét irányban változhat, a digitális formában előálló  $\nu_2$ -t is mindkét irányban kell változtatnunk. Ehhez egyrészt egy kétirányú számlálóra (counter, up and down inputs), másrészt kétirányú VFC-re van szükségünk. A kétirányú VFC a bemeneti feszültsége előjelétől függően vagy az egyik, vagy a másik kimenetén ad ki a bemeneti feszültség abszolút értékével arányos frekvenciájú impulzussorozatot.

Jelen fázisdetektor abban is különleges, hogy a két összehasonlítandó szög közül az egyik egy mechanikai mennyiség, míg a másik egy számlálóban tárolt szám.

Általában a számlálóban tárolt, a pozíciónak megfelelő számot tekintik kimenetnek, néha azonban felhasználják a szabályozó fordulatszámmal arányos  $u_c$  kimenetét is a fordulatszám kijelzésére. Mivel ez a PLL két integrátort is tartalmaz (a szabályozóban lévő és a számláló), így sebesség ugrás függvényét is nulla hibával képes követni, azaz állandó fordulatszámon a fordulatszám értékétől függetlenül  $(\nu_1 - \nu_2) \approx 0$ .

Megjegyezzük, hogy a PLL.16. ábrán látható áramkör elektronikus részét több cég egy chip-be integrálva hozza forgalomba R2D átalakító (Resolver to Digital Converter) néven.

#### PLL.4 Feszültség-frekvencia átalakítók


Az Elektronika 1. tantárgy keretein belül ismertetésre került feszültség-frekvencia átalakítók:

- varicap diódával hangolható kapacitív hárompont oszcillátor,
- hiszterézises komparátorral és egyirányú vezérelt áramgenerátorral felépített relaxációs oszcillátor,
- hiszterézises komparátorral és kétirányú vezérelt áramgenerátorral felépített relaxációs oszcillátor,
- nullkomparátorral, monostabil multivibrátorral és egyirányú vezérelt áramgenerátorral felépített, feszültséggel vezérelhető relaxációs oszcillátor.

Jelen tantárgy keretein belül a fenti átalakítókat, mint építő elemeket vesszük figyelembe, így a hangsúlyt most nem a belső működésükre, hanem a PLL-ben betöltött szerepükre, ill. a szabályozástechnikai modelljük felállítására fektetjük.


#### PLL.4.1 Integráló típusú VFC

Ez a kapcsolás az Elektronika 1 tárgyban „Nullkomparátorral, monostabil multivibrátorral és egyirányú vezérelt áramgenerátorral felépített, feszültséggel vezérelhető relaxációs oszcillátor” néven szerepelt. Kapcsolási rajza a PLL.17. ábrán látható.



PLL.17. ábra. Integráló típusú VFC

A kapcsolás bemeneti fokozata az  $u_c$  vezérlő feszültséget integrálja egy jelfordító integrátor segítségével. Az integrátor  $u_s$  ( $>0V$ ) kimenetét egy komparátorral a nulla feszültséggel hasonlítjuk össze. Amikor  $u_s$  negatívvá válik, a komparátor kimenetén megjelenő felfutó él indítja a monostabil multivibrátort. Feltéve, hogy az  $u_c < R \cdot I_g$ , az integrátor kimenete a monostabil kimenetének magas állapotában pozitív irányban változik. A monostabil multivibrátor időzítésének lejártakor, azaz  $t_{MS}$  idő múlva az egész folyamat (lásd PLL.18. ábra) előlről kezdődik.



PLL.18. ábra. Integráló típusú VFC jellemző időfüggvényei

Határozzuk meg a kapcsolás átviteli függvényét!

Hosszabb idő átlagában az integrátor kimenete csak akkor marad véges értéken, ha bemenetének középértéke nulla. Az integrátort árambemenetűnek tekintve felírhatjuk, hogy

$$\frac{U_{CAV}}{R} = t_{MS} \cdot f \cdot I_g \quad (\text{PLL.18})$$

Ebből

$$f = \frac{1}{R \cdot t_{MS} \cdot I_g} u_c = K_o \cdot u_c, (\text{PLL.19})$$

ahol  $K_o$  a VFC statikus átviteli tényezője.

Első pillanatra talán meglepőnek tűnhet, hogy az átviteli tényező nem függ az integrátor kondenzátorának kapacitásától. Annak megválasztására látszólag így „szabad kezünk” van. A valóságban a kapacitás minimális értékének az szab határt, hogy nulla közeli bemeneti feszültségnél  $t_{ms}$  idő alatt  $I_g$  hatására ne közelítse meg  $u_s$  az integrátort megvalósító műveleti erősítő maximális kimenő feszültségét. Felső értékének nincs ilyen határozatlan korlátja, de minél nagyobb kapacitást rakunk be, a komparátor annál kisebb jelszintekkel dolgozik, így adott zavarok hatására annál nagyobb lesz a kimeneti jel periódusidejének szórása.

A monostabil  $t_{ms}$  billenési idejét általában úgy állítják be, hogy a maximális kimeneti frekvencia esetén se haladja meg a periódusidő felét. Ez másik oldalról azt jelenti, hogy a bemeneti áram ne haladja meg az áramgenerátor  $I_g$  áramának felét.

Vizsgáljuk meg, milyen dinamikus szabályozástechnikai modellt állíthatunk fel az áramkörünkre. Nyilvánvalóan az  $u_o(t)$  logikai szintű kimeneti feszültség csak szintváltozásaikor hordoz információt, azaz időben nem folyamatos jel. Az  $u_o(t)$  jel két pozitív éle közötti idő a két jel közötti  $u_c(t)$  bemenet integráltjától függ, tehát az  $u_c(t)$  jel integráltját mintavételezi. Kijelenthetjük tehát, hogy itt egy jelfüggő idejű integrális típusú mintavételezésről van szó. Az ilyen jellegű tagok vizsgálatára három alapvetően eltérő módszer szokásos:


- Az oszcillátort  $K_o$  arányossági tényezőjű arányos tagnak tekintjük. Ez akkor engedhető meg, ha a kör  $\omega_c$  vágási frekvenciáján a mintavételező tag miatti járulékos késleltetés elhanyagolható, más szóval a kimenet periódusideje nem közelíti meg a hurok beállási idejét. Ez tipikusan híradástechnikai alkalmazásokra jellemző.
- A jelfüggő idejű integrális típusú mintavételezést holtidővel közelítjük. A helyettesítő holtidő megegyezik a kimeneti jel periódusidejével, tehát  $T_h \approx 1/f$ . Ennek egyik fele a kimenet tartásából (lásd zérus rendű tartószerv), másik fele a bemeneti jel integrálásából, ill. középérték képzéséből ered. Ez a megoldás az irányítástechnikai alkalmazásokra jellemző.
- Pontos vizsgálat pl. szimuláció alkalmazásával. Ritkán alkalmazzák, csak akkor szükséges, ha a kimeneti jel periódusideje kritikusan megközelíti a beállási időt.

A kapcsolat előnye, hogy a bemeneti jel folyamatos integrálásának köszönhetően a kimeneti frekvencia hosszabb idő átlagában akkor is arányos a bemeneti jel középértékével, ha a bemeneti analóg jel zajjal terhelt.

A kapcsolat hátránya, hogy kimenete nem 50%-os kitöltési tényezőjű, így élvezérelt jelnek tekintendő, ami a későbbi feldolgozás során zavarérzékenységet okozhat. Ezen segíthetünk a kapcsolást közvetlenül követő 1:2 frekvencia osztó beiktatásával.

#### PLL.4.2. Szimmetrikus integráló VFC

Ez a kapcsolat az Elektronika 1 tárgyban „Hiszterézises komparátorral és kétirányú vezérelt áramgenerátorral felépített relaxációs oszcillátor” néven szerepelt. Kapcsolási rajza a PLL.19. ábrán látható.



PLL.19. ábra. Szimmetrikus integráló típusú VFC

A kapcsolás központi része egy jelfordító integrátor, amely egy hiszterézises komparátor két átkapcsolási pontja között integrál. Az integrátor  $du_s/dt$  feszültségmeredekségének abszolút értéke a bemeneti feszültséggel arányos, a változás iránya pedig a kapcsoló állapotától függ.

A két átkapcsolás közötti idő (a periódusidő fele) a hiszterézises sáv  $U_H$  szélessége és az integrátor meredekségének hányadosával egyenlő:

$$\frac{T}{2} = \frac{U_H}{\frac{du_s}{dt}} = \frac{U_H}{u_c / R * C}. \quad (\text{PLL.20})$$


Ebből

$$f = \frac{1}{T} = \frac{1}{2 * R * C * U_H} u_c = K_o * u_c, (\text{PLL.21})$$

ahol  $K_o$  a VFC statikus átviteli tényezője.

Vizsgáljuk meg, milyen dinamikus modell lesz érvényes áramkörünkre!

Az előző fejezetben ismertetett integráló típusú VFC-hez hasonlóan itt is jelfüggő idejű integrális típusú mintavételezés van, azonban itt az  $u_o$  kimeneti jel mindkét éle hordoz információt. Ebből következően a holtidős közelítésnél  $T_h \approx 0.5/f$ -fel számolhatunk abban az esetben, ha a további jelfeldolgozó elektronika is mindkét élt figyelembe veszi.



PLL.20. ábra. Szimmetrikus integráló VFC jellemző időfüggvényei

A kapcsolás előnye a közel 50%-os kitöltési tényező (lásd PLL.20. ábra) és a viszonylag kicsi holtidő.

Hátránya a kétirányú integrálás, aminek következtében a frekvencia középértéke is függ a (pl. a komparátor tápfeszültsége felől érkező) zajtól. A zaj növekedésével ugyanis csökken a komparátor tényleges hiszterézise.

#### PLL.4.3 Varicap diódás L-C oszcillátor

Az L-C oszcillátorok általában egy soros vagy párhuzamos rezgőkör két eleme által

meghatározott  $\omega_0 = \frac{1}{\sqrt{L * C}}$  sajátfrekvencia közelében járnak. Hangolásuk L vagy C

hangolásával lehetséges. Minden bipoláris félvezető dióda záró irányban jelentkező, úgynevezett tértöltéses kapacitása függ a diódára kapcsolt záró irányú feszültségtől, első közelítésben annak négyzetgyökével fordítottan arányosan, azaz

$$C_v \approx \frac{C_K}{\sqrt{1 - \frac{U_D}{U_K}}}, \quad (\text{PLL.22})$$


ahol  $C_v$  a dióda tértöltéses kapacitása,  $U_D < 0$  a dióda feszültsége,  $C_K$  és  $U_K$  a diódára jellemző konstansok. A Varicap diódánál ezek a konstansok jó közelítéssel ismertek.

Mivel a Varicap diódás L-C oszcillátor átviteli tényezője a fentiek szerint erősen függ a munkaponttól, így olyan alkalmazásokban célszerű használni, ahol az oszcillátor frekvenciája csak kis mértékben változik, ill. ahol a szabályozási kör beállási ideje közömbös.

#### PLL.4.4 Szoftveres VFC vagy DDS

A kisfrekvenciás PLL-ekben gyakran a bemeneti jelek digitalizálását követően az egész PLL-t szoftveresen implementálják. Ilyenkor a kimeneti  $f_2$  frekvencia egy szám, amelynek téglányösszeges integrálásával kapjuk meg a kimeneti  $v_2$  fázisszöget.


Algoritmus szinten ugyanezt valósítja meg a PLL.21. ábrán látható közvetlen digitális frekvenciaszintetizátor (Direct Digital Synthesizer, DDS). Amennyiben a kimeneti jel analóg (pl. szinuszos) formában szükséges, a kapott szöget egy digitálisan megvalósított függvény (táblázat) bemenetére, a függvény kimenetét pedig egy D/A átalakító bemenetére teszik.



PLL.21. ábra. A DDS felépítése

#### PLL.5 A PLL szabályozói

Az előző alfejezeteknek megfelelően a PLL-t szabályozástechnikai szempontból elfogadhatóan közelíthetjük a PLL.22. ábrának megfelelően.



PLL.22. ábra. A PLL közelítő szabályozási köre

A szabályozó struktúrájának megválasztásakor és paramétereinek méretezésekor alapvetően három szempontot kell szem előtt tartanunk:

- A, A szabályozási kör a teljes munkatartományban stabilis maradjon. Tekintettel arra, hogy a hurok késleltetése gyakran erősen függ a munkaponti frekvenciától, a fázisdetektor és a VFC többnyire erősen nemlineáris tag, ez komoly körülményt igénylő feladat. A szabályozó paramétereit általában úgy választjuk meg, hogy a stabilitás szempontjából legkedvezőtlenebb munkapontban is maradjon  $\pi/3$  körüli fázistartalék, így a jelentős beállási túllendüléseket is elkerüljük.

- B, A hiba állandósult állapotban felvett értéke nulla, vagy megfelelően csekély legyen.

- C, A kimenet kevés zajt tartalmazzon.

Az „A” feltétel a  $\pi/3$  körüli fázistartalékkal azt jelenti, hogy az egész körben felhalmozódó fáziskésleltetés a vágási körfrekvencián ne haladja meg a  $\pi-\pi/3$  értéket. Figyelembe véve, hogy egy  $\pi/2$  késleltetést okozó szabad integrátor mindenképpen a hurokban van  $f_2$  és  $v_2$  kapcsolata miatt, így a szabályozóra és a holtidős tagra együttesen kb.  $\pi/6$ , azaz  $30^\circ$  késleltetés jut. Ez kizárja egy tisztán integráló tagot tartalmazó (I) szabályozó alkalmazását. Differenciáló taggal általában akkor lehet gyorsítani egy szabályozó beállítását, ha több domináns pólus van, tipikusan termikus folyamatok szabályozásánál. Itt ez nem áll fenn, marad tehát az arányos (P) ill. az arányos-integráló (PI) struktúrájú szabályozó.

A szabályozási feladatok mellett gondoskodnunk kell a megfelelő zavaraszűrésről is. Mivel a fázisdetektorok egy része nagyfrekvenciás (nem kívánt, zavaró) összetevőt is tartalmaz, a szabályozónak ezekben az esetekben aluláteresztő szűrőt (Low Pass Filter, LPF) is tartalmaznia kell.

### PLL.5.1 Aktív szabályozó


Az aktív szabályozó tipikusan műveleti erősítővel megépített PI tag. Az egyszerű P taghoz képest ugyan kisebb vágási körfrekvenciát lehet beállítani - hiszen a holtidős tagon felül a PI tag is késleltet -, így valamivel nagyobb lesz a szabályozó beállási ideje, viszont a szabályozási kör 2-es típusúvá válik, azaz sebességugrás alapjelet is nulla állandósult hibával képes követni. Mivel a PLL-nél  $v_1$ -et tekintjük alapjelnek, így a sebességugrás frekvencia egységugrást jelent, azaz PI szabályozóval a bemeneti frekvencia megváltoztatása állandósult állapotban nem okoz szöghibát. A PLL.22. ábra szerinti közelítést és

$$W_C = A_P * \left( 1 + \frac{1}{sT_I} \right), \quad (\text{PLL.23})$$

átviteli függvényű PI szabályozót alkalmazva a PLL felnyitott körének átviteli függvénye:


$$W = K_{PD} * A_P * \left( 1 + \frac{1}{sT_I} \right) * K_O * e^{-sT_H} * \frac{2\pi}{s}. \quad (\text{PLL.24})$$

A szabályozó aszimptotikus Bode-diagramja a PLL.23. ábrán látható.




PLL.23. ábra. PI szabályozó aszimptotikus Bode-diagramja

A szabályozó késleltetése a töréspont alatti frekvenciákon  $\pi/2$ , a töréspont feletti frekvenciákon pedig közelítőleg nulla. A teljes felnyitott kör diagramjai (PLL.24. és PLL.25. ábra) alapján látható, hogy a hurokerősítés bármelyik irányú megváltozása komoly gondokat okozhat. A hurokerősítés megnövekedésekor a fázistartalék negatívvá válik, a kör labilis lesz, a hurokerősítés csökkenésekor pedig a fázistartalék nullához tart, tehát a kör erősen lengő beállású lesz.



PLL.24. ábra. PLL Bode- és fázisdiagramja PI szabályozóval



PLL.25. ábra. PLL Nyquist-diagramja PI szabályozóval

Megvan tehát a szabályozónk felépítése, a továbbiakban a szabályozó paramétereinek megválasztásával foglalkozunk.

Első lépésben a megengedett túllendüléshez ill. túllendülés-mentes beálláshoz (lásd Elektronika 1) megválasztjuk a szabályozási kör fázistartalékát.

Az  $\omega_c$  vágási körfrekvencián a körerősítés abszolút értéke 1, tehát

$$1 = |W| = K_{PD} * A_p * \sqrt{1 + \frac{1}{\omega_c^2 T_I^2}} * K_O * \frac{2\pi}{\omega_c}. \quad (\text{PLL.25})$$

Ezen a frekvencián a kör teljes késleltetése  $\varphi_t$ -vel lesz kisebb, mint a teljes fázisfordítást jelentő  $\pi$  késleltetés, tehát

$$\pi - \varphi_t = \frac{\pi}{2} + \omega_c * T_H + \arctan \frac{1}{\omega_c T_I}. \quad (\text{PLL.26})$$

Eddig két egyenletünk és 3 ismeretlenünk ( $A_p$ ,  $T_I$  és  $\omega_c$ ) van. Más megközelítésből nézve még nem döntöttük el, hogy a szabályozóra és a holtidős tagra együttesen jutó kb.  $\pi/6$  késleltetést hogyan osszuk meg a két tag között.

A PI szabályozó I tagja segítségével elérjük, hogy a bemeneti frekvencia állandósulását követően a szöghiba nulla legyen. A frekvencia lineáris változtatása közben fellépő szöghibát abból a feltételezésből kiindulva határozhatjuk meg, hogy zárt kör esetén a kimeneti  $f_2$  frekvencia változási meredeksége meg kell, hogy egyezzen a bemeneti  $f_1$  frekvencia változási meredekségével, tehát  $df_2/dt = df_1/dt$ . Állandósult hibát feltételezve  $U_{PD}$  is állandó. Az integrátor kimenetének  $dU_c/dt$  meredeksége  $U_{PD} * A_p / T_I$ , a kimeneti frekvencia meredeksége pedig ennek  $K_O$ -szorososa lesz. A keletkező szöghiba tehát:

$$\Delta v = \frac{1}{K_{PD} * K_O} * \frac{T_I}{A_p} * \frac{df_1}{dt}. \quad (\text{PLL.27})$$

Célszerű tehát a szöghiba minimalizálása érdekében  $A_p / T_I$ -t maximálisra választani.

A hiányzó harmadik egyenletet tehát  $A_p / T_I$  szélsőértékének keresésével kapjuk meg. Ehhez először is ki kell fejeznünk  $A_p / T_I$ -t egyetlen ismeretlen függvényében. Ez praktikusán  $\omega_c$  lesz, így (PLL.26)-ból  $1/T_I$  közvetlenül kifejezhető:

$$\frac{1}{T_I} = \omega_c * \tan \left( \frac{\pi}{2} - \varphi_t - \omega_c * T_H \right). \quad (\text{PLL.28})$$

(PLL.25) és (PLL.28) kifejezhetjük  $A_p$ -t  $\omega_c$  függvényében:

$$A_p = \frac{\omega_c}{2\pi * K_O * K_{PD} * \sqrt{1 + \tan^2 \left( \frac{\pi}{2} - \varphi_t - \omega_c * T_H \right)}}. \quad (\text{PLL.29})$$

(PLL.28) és (PLL.29) szorzata megadja a maximalizálandó  $A_p / T_I$ -t:

$$\frac{A_P}{T_I} = \frac{\omega_C^2}{2\pi * K_O * K_{PD}} * \sin\left(\frac{\pi}{2} - \varphi_t - \omega_C * T_H\right). \quad (\text{PLL.30})$$

(PLL.30)  $\omega_C$  szerinti parciális deriváltja nullát ad a szélsőérték helyén, tehát:

$$0 = \frac{\partial \frac{A_P}{T_I}}{\partial \omega_C} = \frac{1}{2\pi * K_O * K_{PD}} * \left( 2\omega_C * \sin\left(\frac{\pi}{2} - \varphi_t - \omega_C * T_H\right) - \omega_C^2 * T_H * \cos\left(\frac{\pi}{2} - \varphi_t - \omega_C * T_H\right) \right) \quad (\text{PLL.30})$$

Mivel nem a végtelen beállási időhöz tartozó  $\omega_C=0$  megoldást keressük, így egyszerűsítések elvégzése után a

$$2 \tan\left(\frac{\pi}{2} - \varphi_t - \omega_C * T_H\right) = \omega_C * T_H \quad (\text{PLL.31})$$

transzcendens egyenletet kapjuk.

Mivel kis (kb.  $\pi/12$  alatti) szögekről van szó, a tangens függvény közelíthető az argumentumával. Ezzel (PLL.31) tovább egyszerűsíthető:

$$\omega_C * T_H = \frac{2}{3} \left( \frac{\pi}{2} - \varphi_t \right). \quad (\text{PLL.32})$$

Ez azt jelenti, hogy az integrátor  $\pi/2$  késleltetése után fennmaradó maradék késleltetést a holtidős tag és a PI tag között  $2/3 - 1/3$  arányban osztjuk meg.

A további számítás már egyszerű, hiszen (PLL.32)-ből kifejezhető  $\omega_C$ , abból és (PLL.28)-ből kifejezhető  $T_I$ , (PLL.29)-ből pedig kifejezhető  $A_P$ .

Felmerül a kérdés, hogyan állítsuk be a szabályozót, ha a hurokerősítés a munkapont függvényében erősen változik. A PLL.24. ábrából látható, ha egy optimálisan beállított állapothoz képest a körerősítést bármelyik irányban változtatjuk, az a fázistartalék csökkenéséhez, azaz túllendüléshez, esetleg labilitáshoz vezet.

Biztonságos beállítást kapunk, ha a szabályozót beállítjuk a maximális körerősítést jelentő munkapontra, de a kapott  $T_I$ -t annyira megnöveljük, hogy a csökkent vágási körfrekvencián se legyen a késleltetése  $\frac{1}{3} \left( \frac{\pi}{2} - \varphi_t \right)$ -nél nagyobb. Mivel a vágási körfrekvencia környezetében a

hurokerősítés jó közelítéssel -20dB/dekád szerint változik, ez azt jelenti, hogy (PLL.28)-ből kifejezett  $T_I$ -t a maximális/minimális körerősítés arányában kell megnövelni.

A fentiek alapján empirikusan is beállíthatjuk a szabályozót, ha nem ismerjük ugyan az egységek átviteli tényezőit, de lehetőségünk van a szabályozóparaméterek folyamatos hangolására.

Találgatás helyett érdemes az alábbi négy lépést követnünk:

1. lépés: A stabil működés érdekében az  $A_P$  arányos erősítést kicsire, a  $T_I$  integrálási időt nagyra állítjuk.
2. lépés:  $A_P$ -t addig növeljük, amíg a szabályozó túl nem lendül.
3. lépés:  $A_P$ -t lecsökkentjük a 2. lépésben adott érték  $2/3$ -ára.
4. lépés:  $T_I$ -t csökkentjük, amíg a szabályozó túl nem lendül.

A zajok csökkentése érdekében gyakran előfordul, hogy a szabályozó a PI tagon felül egy egytárolós aluláteresztő tagot is tartalmaz. A biztonság irányában térünk el a pontos számításoktól, ha a szabályozó beállítását továbbra is a fentiek szerint végezzük, de a szűrő időállandójának megfelelő mértékben megnövelt holtidővel számolunk. Ez annak köszönhető, hogy kis frekvencián a holtidős tag és az azonos időállandójú egytárolós aluláteresztő szűrő


fáziskésleltetése közel megegyezik, nagyobb frekvencián pedig a holtidős tag fáziskésleltetése nagyobb.

Szintén gyakori eset, hogy a szabályozóval szemben támasztott kritérium nem a beállási idő vagy a maradó szöghiba minimalizálása, hanem ezekhez nem is hasonló alkalmazásfüggő szempontokat kell figyelembe venni. Ilyenkor a (PLL.32)-ből számított  $\omega_C$  csak egy felső korlátot jelent, de előfordulhat, hogy a tényleges értéke ennél nagyságrendekkel kisebb. Ekkor az

integrálási időt annyira érdemes megnövelni, hogy az aktuális  $\omega_C$ -nél  $\frac{\pi}{2} - \varphi_i$ -t késleltessen,

ugyanis ilyenkor a holtidő által okozott fáziskésleltetés ((PLL.26)-ban  $\omega_C \cdot T_H$ ) elhanyagolható.

A PI szabályozó legismertebb műveleti erősítő megvalósítása a PLL.26. ábrán látható.



PLL.26. ábra. PI szabályozó megvalósítása műveleti erősítővel

Ideális műveleti erősítőt feltételezve, a negatív visszacsatolás és a neminvertáló bemenet földre kötése miatt a műveleti erősítő invertáló bemenetét úgynevezett virtuális földpontnak tekinthetjük. Mivel a műveleti erősítő bemenő árama elhanyagolható,

$$\frac{U_{PD}}{R_1} + \frac{U_C}{R_2 + \frac{1}{sC}} = 0. \quad (\text{PLL.33})$$

(PLL.33)-at  $U_{PD}$ -re rendezve kapjuk a jelfordító integrátor egyenletét:


$$U_C = -\frac{R_2 + \frac{1}{sC}}{R_1} * U_{PD} = -\frac{R_2}{R_1} * \left(1 + \frac{1}{sR_2C}\right) * U_{PD}. \quad (\text{PLL.34})$$

(PLL.34)-et összevetve (PLL.23)-mal láthatóan  $A_p = \frac{R_2}{R_1}$  és  $T_I = R_2C$ . A (PLL.34)-ben szereplő

negatív előjelet vagy a fázisdetektor bekötésénél kell figyelembe venni, vagy valahol a körben egy járulékos előjelfordító tagra van szükség.

#### PLL.5.2 Passzív szabályozó

Ha nincs szükség 2-es típusú szabályozási körre, azaz a frekvencia megváltozásakor tolerálható az állandósult szöghiba, elegendő lehet a passzív szabályozó, többnyire a PLL.27. ábra szerinti aluláteresztő szűrő.



PLL.27. ábra. Kéttöréspontos aluláteresztő szűrő

A tag átviteli függvényét legegyszerűbben feszültségosztós formában felírva kaphatjuk meg.

$$U_C = \frac{R_2 + \frac{1}{sC}}{R_1 + R_2 + \frac{1}{sC}} * U_{PD} = \frac{1 + sR_2C}{1 + s(R_1 + R_2)C} * U_{PD}. \quad (\text{PLL.35})$$

(PLL.35)-öt felfoghatjuk egy PI tag és egy kis törésponti frekvenciájú felüláteresztő tag soros kapcsolásaként. Ehhez rendezzük át (PLL.35)-öt:


$$U_C = \frac{R_2}{R_1 + R_2} * \frac{1 + \frac{1}{sCR_2}}{1 + \frac{1}{sC(R_1 + R_2)}} * U_{PD} = A_P * \left(1 + \frac{1}{sT_I}\right) * \frac{s\tau}{1 + s\tau} * U_{PD}, \quad (\text{PLL.36})$$

ahol  $A_P = \frac{R_2}{R_1 + R_2}$  és  $T_I = CR_2$  a PI szabályozó paraméterei,  $\tau$  pedig a felüláteresztő tag időállandója.

A felnyitott kör átviteli függvénye csak a felüláteresztő tag jelenlétében különbözik az aktív szabályozónál (PLL.24) látottaktól:


$$W = K_{PD} * A_P * \left(1 + \frac{1}{sT_I}\right) * \frac{s\tau}{1 + s\tau} * K_O * e^{-sT_H} * \frac{2\pi}{s}. \quad (\text{PLL.37})$$

A szabályozó-szűrő aszimptotikus Bode-diagramja a PLL.28. ábrán látható.




PLL.28. ábra. Kéttöréspontos aluláteresztő szűrő aszimptotikus Bode-diagramja

A szűrő késleltetése a két töréspont között  $\pi/2$ , a töréspontokon kívüli frekvenciákon pedig közelítőleg nulla. A teljes felnyitott kör diagramjai (PLL.29. és PLL.30. ábra) alapján látható, hogy a hurokerősítés bármely irányú megváltozása – az aktív szabályozóval irányított PLL-hez hasonlóan – komoly gondokat okozhat.



PLL.29. ábra. PLL Bode- és fázisdiagramja passzív szabályozóval



PLL.30. ábra. PLL Nyquist-diagramja passzív szabályozóval

Abban az esetben, ha az elérni kívánt vágási körfrekvencia nagy (nagyobb, mint  $1/T_I$ ), akkor a PI szabályozónál látottakhoz teljesen hasonlóan járhatunk el. A felüláteresztő tag kis mértékben csökkenti ugyan a kör fáziskésleltetését, de ez egyrészt általában elhanyagolható, másrészt elhanyagolásával a stabilitás biztonságát növeljük.

$A_p$  és  $T_I$  megválasztása után  $\tau$  adódik, így a három elemmel csak két szabályozó kör paraméter választható meg. Ennek az a magyarázata, hogy a szűrőtag átviteli függvényében csak az impedanciák aránya szerepel, így azt elvileg  $G\Omega$  és  $\mu\Omega$  nagyságrendű elemekkel is megépíthetjük. A műveleti erősítőknél szokásos V-os ill. mA-es jelszintekhez k $\Omega$ -os nagyságrendű ellenállások megválasztása célszerű.

#### PLL.6 PLL-ek követési jellemzői

A PLL-ek követési tulajdonságait legjobban a különböző jellegű, bemenetre adott változások állandósult állapotban is megmaradó hatásával jellemezhetjük. Ezek a változások a bemeneti szög szempontjából lehetnek egységugrás ( $v_1$  relatív megváltoztatása, pl. fázismoduláció), sebességugrás (a bemeneti  $f_1$  frekvencia megváltoztatása, pl. frekvencia-moduláció) vagy gyorsulásugrás (a bemeneti frekvencia lineáris változtatása).

A maradó hibákat a PLL.1 táblázatban foglaltuk össze.

Amint az Elektronika 1. ill. a Szabályozástechnika tantárgyakból ismert, 1-es típusú szabályozási kör az alapjel egységugrását, míg a 2-es típusú szabályozási kör az alapjel egység- és sebességugrását is nulla maradó hibával követi, így a táblázat három mezejében lévő nulla nem igényel különösebb magyarázatot.

| Bemenet jellege              | Maradó hiba                                              |                                                                                |
|------------------------------|----------------------------------------------------------|--------------------------------------------------------------------------------|
|                              | Passzív szabályozó (szűrő)                               | Aktív (PI)szabályozó                                                           |
| $\Delta v_1$                 | 0                                                        | 0                                                                              |
| $\Delta \frac{dv_1}{dt}$     | $\frac{1}{2\pi * K_{PD} * K_O} * \Delta \frac{dv_1}{dt}$ | 0                                                                              |
| $\Delta \frac{d^2v_1}{dt^2}$ | Növekvő                                                  | $\frac{1}{2\pi * K_{PD} * K_O} * \frac{T_I}{A_p} * \Delta \frac{d^2v_1}{dt^2}$ |

PLL.1. táblázat. Maradó fázishiba az egyes szabályozó típusoknál

Passzív szabályozó és sebességugrás alapjel esetén a maradó hibát az alapján számíthatjuk, hogy  $\Delta v$  maradó hibához a fázisdetektor kimenetén  $\Delta U_{PD} = K_{PD}\Delta v$  tartozik. Az aluláteresztő tag

DC erősítése 1, tehát a kimeneti frekvencia megváltozása  $\Delta f_2 = K_O * \Delta U_{PD} = K_O * K_{PD} \Delta v$ .

Mivel  $\Delta f_2 * 2\pi = \Delta \frac{dv_1}{dt}$ , így máris megkaptuk a táblázatban szereplő értéket.

Aktív szabályozó és gyorsulásugrás alapjel esetén a maradó hibát az alapján számíthatjuk, hogy  $\Delta v$  maradó hibához a fázisdetektor kimenetén  $\Delta U_{PD} = K_{PD} \Delta v$  tartozik, valamint állandó


hibajel mellett a PI tag kimenetének meredeksége  $\Delta \frac{dU_C}{dt} = \frac{A_P}{T_I} * \Delta U_{PD}$ , az ehhez tartozó

kimeneti frekvencia meredekség  $\Delta \frac{df_2}{dt} = K_O * \Delta \frac{dU_C}{dt} = K_O * \frac{A_P}{T_I} K_{PD} \Delta v$ . Mivel

$\Delta \frac{df_2}{dt} * 2\pi = \Delta \frac{d^2v_1}{dt^2}$ , így máris megkaptuk a táblázatban szereplő értéket.

#### PLL.7. PLL-ek nagyjelű viselkedése

A PLL-ek nagyjelű viselkedése alatt azt értjük, hogy hogyan reagál a PLL, ha a bemeneti frekvenciát olyan mértékben, vagy olyan sebességgel változtatjuk, hogy a PLL kimenete nem képes azt követni, azaz kiesik a szinkronból (tartósan  $f_1 \neq f_2$ ), illetve milyen bemeneti frekvencián képes a PLL újra szinkronozni.



PLL.31. ábra. A PLL nagyjelű statikus szinkronozási képessége

Az ábrán a bemeneti frekvencia függvényében tüntettük fel a kimeneti frekvencia változását. A PLL zárt állapotában a függvény egy 45°-os egyenes, azaz  $f_2 = f_1$ .  $f_1$  bármelyik irányú szélsőséges változtatásával (ez a „szélsőség” bizonyos alkalmazásokban esetleg csak néhány százalékos változást jelent) a PLL kiesik a szinkronból.  $f_1$  azon változtatási tartományát, amíg a PLL szinkronban marad,  $\Delta f_H$ -val jelöljük (Hold in), és a PLL tartási tartományának nevezzük.  $f_1$  azon változtatási tartományát, amelyen kívül nem képes a szinkronból kiesett PLL szinkronba ugrani,  $\Delta f_P$ -vel jelöljük (Pull in), és a PLL befogási tartományának nevezzük. A PLL felépítésétől függően a fenti két tartomány van, amikor megegyezik, van, amikor eltérő, de mindig fennáll, hogy  $\Delta f_P \leq \Delta f_H$ . A szaggatott vonal itt arra utal, hogy ott  $f_2$  értéke az alkalmazástól függ, ill. bizonyos alkalmazásokban meghatározhatatlan.

Tekintsük az alábbi gyakorlati jelentőségű eseteket:

- Nem frekvencia-érzékeny fázisdetektor, passzív szabályozó: nem szinkronozott PLL kimeneti frekvenciája megegyezik a nulla fázishibához tartozó (nyugalmi) frekvenciával.
- Nem frekvencia-érzékeny fázisdetektor, aktív szabályozó: nem szinkronozott PLL kimeneti frekvenciája a kieséskor fellépő kimeneti frekvenciát tartja.
- Frekvencia-érzékeny fázisdetektor, passzív szabályozó: nem szinkronozott PLL kimeneti frekvenciája a nulla fázishibához tartozó frekvenciától a bemeneti frekvencia irányában tér el.

- D. Frekvencia-érzékeny fázisdetektor, aktív szabályozó: nem szinkronozott PLL kimeneti frekvenciája a VCO által kiadható frekvencia tartomány azon szélén lesz, amelyik a bemeneti frekvenciához esik közelebb.

Nyilvánvalóan az újra-szinkronozás a D esetben a legkönnyebb.

A PLL a bemeneti frekvencia hirtelen nagyjelű változására másképpen reagál, mint annak azonos mértékű lassú megváltoztatására, hiszen a szabályozó új munkapontba állásához idő kell.

Előfordulhat tehát az az eset, hogy a PLL  $f_1$  ugrásszerű megváltoztatásakor dinamikusan kiesik ugyan a szinkronból, de később újra záródni képes. A dinamikus kiesés során a kimenet néhány periódussal elmarad a bemenet mögött, és az elveszett periódusokat később sem pótolja. Azt a tartományt, amelyen belül a bemeneti frekvenciát ugrásszerűen megváltoztathatjuk anélkül, hogy a PLL dinamikusan kiesne a szinkronból,  $\Delta f_d$  dinamikus határfrekvenciának nevezzük.


## PLL.8. PLL alkalmazásai

### PLL.8.1 Frekvencia szintetizátor

A PLL-es frekvencia szintetizátort olyan helyeken alkalmazzák, ahol nagy pontosságú, nagy stabilitású, programozhatóan változtatható frekvenciaforrásra van szükség.

Egy ilyen klasszikus alkalmazás az URH rádiók vevőjében a bemeneti keverőhöz szükséges 100MHz körüli frekvencia előállítása. A stabilitás azért fontos, mert a keverőfrekvencia 0.1%-os (100kHz) elmozdítása már élvezhetetlen vételi minőséget okoz. Az Elektronika1-ből ismert Varicap diódás oszcillátor széles környezeti hőmérsékletváltozás mellett önmagában még ilyen stabilitásra sem képes. A kívánt stabilitást a kvarc-oszcillátorok biztosítják ugyan, viszont frekvenciájuk nem hangolható. Frekvencia szintetizátor segítségével a kvarc-oszcillátorok stabilitását és a Varicap diódás oszcillátor flexibilitását egyesíthetjük egy áramkörben.

A PLL-es frekvencia szintetizátor másik fontos alkalmazási területe digitális rendszerek (személyi számítógépek, mikrokontrollerek, DSP-k, FPGA-k) órajelének előállítása. Ezáltal egyszerűsödik a rendszerek konfigurálása (kvarc csere helyett szoftveres beavatkozás), másrészt – tekintettel arra, hogy a CMOS rendszerek áramfelvétele közel arányos a működési frekvenciával – energiatakarékos üzemre való áttérést valósíthat meg a processzor képességeit csak kismértékben kihasználó üzemállapotokban.



PLL.32. ábra. Frekvencia szintetizátor elvi kapcsolása

A PLL.32. ábrán  $f_1$  forrása egy stabil, de nem programozható frekvencia-generátor, többnyire kvarc-oszcillátor.  $1/m$  egy opcionális digitális frekvenciaosztó.  $f_1$ -et akkora frekvenciára osztja le, amilyen lépésben kívánjuk a kimeneti frekvenciát állítani.  $1/n$  egy programozható digitális frekvenciaosztó. A maximális osztás a maximális kimeneti frekvencia és a frekvencialépés hányadosa.

Az elv egyszerű: ha a PLL zárt, akkor  $f_1' = f_2'$ , tehát  $f_1' = \frac{f_1}{m} = \frac{f_2}{n} = f_2'$ , azaz  $f_2 = \frac{n}{m} * f_1$ .

A PLL szabályozójának tervezésekor célszerű figyelembe venni, hogy a kimeneti frekvencia változtatásakor a szabályozási hurokban szereplő  $1/n$  a hurokerősítést is megváltoztatja. (lásd PLL.5.1 fejezetben a szabályozó beállítását változó hurokerősítés esetén).


### PLL.8.2 AM vevőben vivőjel visszaállítás

Amint azt az „Analóg modulációs rendszerek” fejezet AM demoduláció alfejezetében láthatjuk, az AM jelek demodulálásának leghatékonyabb – bizonyos modulációs típusoknál az egyetlen

lehetséges – módja az eredeti vivőjellel történő szorzás. A vivőjelet nem egy másodlagos kommunikációs csatornán juttatják el a vevőhöz, hanem a modulált jelbe ágyazottan, tehát a vevőnek a modulált jelből kell a fázishelyes vivőjelet előállítania. A PLL szabályozójának beállási ideje itt nem kritikus, de a statikus pontosság annál inkább. A statikus pontosság különösen a kvadratúra demodulátornál fontos, hiszen a szöghiba ott nem csupán a jel-zaj viszonyt rontja, hanem csatornák közötti áthallást is okoz. Kis szöghibáknál az áthallás mértéke közel megegyezik a PLL maradó hibájával, tehát például 0,01 radián szöghiba -40dB-es (feszültségben 1%-os) áthallást okoz.

#### PLL.8.3 FM jel demodulálása PLL-lel

Amint azt már a PLL.3. ábrán érzékeltettük, nem minden PLL alkalmazásban  $f_2$ -t vagy  $v_2$ -t tekintjük a PLL kimenetének. Mivel állandósult állapotban  $f_1=f_2$ , és a VFC-t legalábbis munkapont körüli változásokra lineárisnak tekintjük, így  $U_C$   $f_1$ -gyel is lineáris kapcsolatban lesz, tehát amennyiben  $f_1$  frekvencia modulált forrásból származik, bizonyos dinamikus feltételek mellett  $U_C$  a moduláló jellel arányos lesz, azaz a demodulátor kimenetének tekinthetjük (lásd PLL.33. ábra).



PLL.33. ábra. FM jel demodulálása PLL-lel


Vizsgáljuk meg közelebbről a dinamikus feltételeket! Az  $\omega_C$  vágási körfrekvencia alatti változásokat a PLL kis hibával tudja követni, míg azon felülieket nem képes átvinni, tehát az  $U_C$  kimeneten csak akkor jelenik meg a moduláló jellel arányos feszültség, ha a moduláló jel  $\omega_M$  frekvenciája kisebb lesz a PLL  $\omega_C$  vágási körfrekvenciájánál:  $\omega_M < \omega_C$ . A visszaállítható moduláló jel sávzélességét tehát úgy növelhetjük, ha a PLL szabályozóját minél gyorsabbra állítjuk.

A fentiekben beláttuk, hogy PLL segítségével demodulálhatunk FM jeleket. Most vizsgáljuk meg, milyen feltételek fennállása esetén célszerű ezt a módszert választanunk!

A kétállapotú FM jelek egyik feszültséggé alakítási módja az FVC (Frequency to Voltage Converter). Ez lényegében egy kifordított VFC (lásd PLL.17. ábra), ahol a modulált jelet a monostabil bemenetére kötjük, az integrátor helyett pedig egytárolós tagot alkalmazunk. Ilyenkor az egytárolós tag időállandójának megválasztásában kompromisszumot vagyunk kénytelenek kötni: az időállandót kicsire véve a kimeneten jelentős vivőfrekvenciás zaj marad, az időállandót nagyra véve a kimenet csak lassan követi az eredeti moduláló jelet. PLL segítségével ezt a kompromisszumot áthidalhatjuk, ha számlálós (ill. töltéspumpa) fázisdetektort és aktív (PI) szabályozót használunk. Ennél a megoldásnál ugyanis állandósult állapotban nem csupán a fázisdetektor kimeneti feszültségének középértéke, hanem annak pillanatértéke is nulla lesz. Nem szükséges tehát aluláteresztő szűrőt beiktatni  $U_{PD}$  nagyfrekvenciás összetevőinek szűrésére, mert azok eleve elhanyagolható mértékűek lesznek.

#### PLL.8.4 PM jel demodulálása PLL-lel

A PLL.3. ábra blokkjait ismét átcsoportosítva, a fázisdetektor  $U_{PD}$  kimeneti jelét tekintve hasznos kimeneti jelnek kapjuk a PLL.34. ábrán látható PM demodulátort.



PLL.34. ábra. PM jel demodulálása PLL-lel

Vizsgáljuk meg, milyen dinamikus feltételek teljesülése esetén alkalmazhatjuk a PLL-t fázismodulált jel moduláló jelének visszaállítására! Az  $\omega_C$  vágási körfrekvencia alatti változásokat a PLL kis hibával tudja követni, tehát mind a szöghiba, mind a detektor  $U_{PD}$  kimenete közelítőleg nulla lesz, tehát fázismodulált jelekre a PLL felületéresztő tagként viselkedik. Más szóval az  $U_{PD}$  kimeneten csak akkor jelenik meg a moduláló jellel arányos feszültség, ha a moduláló jel  $\omega_M$  frekvenciája nagyobb lesz a PLL  $\omega_C$  vágási körfrekvenciájánál:  $\omega_M > \omega_C$ . Nem tudunk tehát DC összetevőt átvinni. Az átvihető alsó határfrekvencia annál kisebb lesz, minél lassabbra állítjuk be a PLL szabályozóját.