Nem kell ledöbbenni , van ilyen könyvtár gyűjtemény a honlapjukon is. Bővebben: Link
A library létrehozása nem az Altium dolga ők a szoftvert írják, de a HW gyártók megcsinálják és feltöltik a saját komponenseiket ide is. Jó keresgélést!

Az Altium speciálisabb ezen a téren, alapvetően nem hobbira van kitalálva, hanem a nagy(obb) cégek számára ahol többnyire belső emberek kezelik a könyvtárakat.
Még a Wurth-os altium könyvtár is jó bár én onnan csak a modelleket szoktam használni.

lokátoros: a honlapon elérhető lib-ekkel azért kell vigyázni mert sokszor hibásak valamint én azért sem preferálom őket, mert nem szép 3D body-t raknák rá, hanem sima extruded body-t.

Sziasztok.

Az lenne a kerdesem, hogy egy schDoc-ra hivatkozhat-e tobb sheet symbol ? Az automatikusan generalt oriasi komponenseket kellene szetszednem ilyen modon tobb reszre majd ezeket tobb schDoc-ban felhasznalni. Udv.

Hivatkozhat, de szerintem nem olyan szemszögből amit te szeretnél.
Ha egy sheet-re többször van hivatkozva a multi-channel-nek számít, amivel egy csatornát megtervezel, majd ennek az elhelyezését tudod másolni.

Ha jól értem amit te szeretnél az az, hogy egy sheet symbol-od csak a sheet-nek csak egy részére hivatkozzon pl.: FPGA bankok, az egyik sheet symbol csak A bankot, másik symbol B bankot, stb... tartalmazza?
Ha ez a cél ezt így nem tudod megoldani, maradva az előző példánál, úgy tudod megoldani, hogy az FPGA bankjait külön part-ba szervezed az SchLib-ben és minden bank-nak hozol létre külön sheet-et.

Koszi a valaszod ! Igen, a bankokat kellene kulon elerni, ugy hogy a hatalmas nagy komponens egy sch-ban lenne es erre tobb sheet symbol hivatkozna.
A generalt komponenseket akkor vegulis hogy hasznaljak fel ? A tobb 100 labbal rendelkezo komponenseket ?

Én MCU-t szoktam generáltatni, aminek 100x lába van, úgy hogy a port-ok csoportosítva legyenek.
Nekem a generáló software, úgy ad információt, hogy az A,B,stb... port egymás alá van rakva ahogy a képen látod, ezek után kézzel annyit kell csinálni, hogy ezeket a port-okat, kijelölöm Ctrl+X->Tools->New Part->Ctrl+V, ezt megcsinálva minden port külön part-on lesz.

Ezek elhelyezheted utána egy sheet-re több sheet-re ahogy kényelmes. A te problémádra visszatérve, neked a generált komponens-ben azt kell csinálni, hogy az egy bankba tartozó lábakat összegyűjtöd és csinálsz neki egy külön part-ot.

Ezt amúgy, hogy ne tépd ki a hajad, ha nem sorrendbe vannak a pin-ek, érdemes excel segítségével csinálni.
Altium-ban az autogeneralt komponens symbol-ján (schlib-ben) kijelölöd a pin-eket (Find Similar Objects/SCHLIB Filter) utána az SCHLIB List-ből kimásolod a pin-eket, úgy hogy az Object kind legyen az első header, a Name a második majd ezt beilleszted excel-be.
A rendezést pedig úgy csinálod, hogyha például a névformátum P[PORT][n], hogy a MID függvénnyel lekérded az indexet (n), és megint a MID függvénnyel lekéred a port-ot (PORT) majd ennek a CODE függvényel lekérded az ASCII számát és megszorzod 100, hogy megfelelő különbség legyen minden port között, hogy növekvően legyen rendezve.
És még hozzáadsz egy X1, Y1 oszlopot, X1 mindig 0, Y1 -100-al csökken majd ezt smart grid insert-el beszúrod (ezt érdemes új symbol-ba csinálni) utána szépen megrajzolsz négyzeteket és átrendezed külön part-okba az alkatrészt.
Csatolom az excel-t abból talán világosabb, hogyan tudod megoldani ezt.

Ha van programozási ismereted, akkor esetleg érdemes lehet azt is, hogy írni egy kis kódot ami clipboard-ról lehúzza a másolt adatokat és vissza ad egy olyan táblát amit te kényelmesen tudsz szerkeszteni majd Altium-ban.

Koszi a tartalmas valaszod.

"" az egy bankba tartozó lábakat összegyűjtöd és csinálsz neki egy külön part-ot.

Igen, epp ezen dolgozom most. Foleg a DDR RAM es jo nehany LVDS pair bankjaihoz tartozo pineket szedem szet kulon part-okba, manualisan. 400 pin-rol van szo. SamacSys generalt librol van szo. Gondoltam hogy van egyszerubb megoldas az emlitetteknel. Udv.

Sziasztok. Egy A/D rajzot (sheet) szeretnek sheet symbol / repeat-tel ketszerezni. Az adatbusz es az orajel LVDS. Nehany jel meg LVCMOS. Ez a repeat sheet symbol ossze van kotve a rajzban ket FPGA BANKkal, ebbol igy osszesen keszult meg egy sheet symbol. Nem tudom hogy hasonlo keppen lehet-e ezt hasznalni ? Az LVDS bekotesekre azt mondja hogy: error "floating net label", a CMOS (jobb oldali bekotesek a kepen) kivezetesekre meg tobb hibat is ad, tobbek kozott pl :error "has only one pin".
Tovabba nem egyertelmu hogy a sheet entry nevenel mikor kell / mikor nem kell a REPEAT-et hasznalni. Udv.

CMOS: DITH, SHDN, RND, nincs net label a port-on
- Vagy kapcsold be és hogy a port elnevezze az unnamed neteket és a DITH_1-et írd át DITH1-nek (és így a többivel)
- Vagy a bus-ból kihúzott net-ekre tegyél net label-t

Floating net label: a kép alapján nincs elképzelésem, mi okozhatja, úgy látom, hogy a net label-jeid a helyén vannak

REPEAT: vegyük az SPI példaként, SCK mindenkinél közös MISO/MOSI mindenkinél más, az SCK elé nem írsz REPEAT-et mert mindenkinél közös, a MISO MOSI elé írsz REPEAT-et amely MISO1,...MISOn néven fog fizikailag megjelenni, majd ezeket egy felsőbb sheeten a MISO MOSI-kat össze tudod rendezni, hogy ki hogyan következik a chain-ben.

Megjegyzés1: Ha preferenciális oka van, hogy kihúzod a neteket a bus-ból akkor mindegy, de mindig legyen net label ezeken a neteken.
Ha viszont csak annyi a gondolat mögötte, hogy így tudod összekötni, akkor felesleges az összekötést megrajzolni, a net label a bus-on definálja az általa átfogott neteket, majd ezt net label-el bármelyik távolabb lévő vezetéken tudod referálni.

Megjegyzés2: Ebben nem vagyok biztos, de a CLK_OUT... net-ek nem biztos, hogy bekötésre kerülnek, mivel a net label fogja megszabni, hogy a bus-hoz tartozik-e, viszont így hogy összekötöd őket, mind a négy azonos net nevet fog reprezentálni. Megoldás net tie.

Koszi.

Modositottam nehany dolgot a leirasod alapjan (lasd a mellekelt kepen), igy most a cmos pin-ek bekotese ugy tunik hogy rendben van, de az LVDS porton levo labelekre meg mindig azt irja hogy "Warning Floating Net Label", pedig latszik hatarozottan hogy be vannak kotve.
Meg egy kerdesem lenne. Nem vagyok biztos benne hogy differencialisan tudom majd rutolni az LVDS vezetekeket, mert a net labelek elnevezesenel az _N, _P utan szamozast is hasznaltam. Valtoztassam meg, vagy igy is fog mukodni ? Udv.

Kozben leszedtem a BUS-rol a vezetekeket a labelekkel egyutt. Lasd melleklet. Valoszinuleg foloslegesek voltak es azert irta hogy "floating net label".

Az LVDS-re vonatkozo Differential Pair Direktiva csak abban a rajzban van megadva amelyre a symbol hivatkozik. Remelem orokli ezt a tulajdonsagot, es a repeat utan is diff vezetekkent lesz rutolhato (?) Udv.

Bocsi, valahogy nem vettem észre, hogy kérdeztél még.

Összedobtam egy repeat-elt USB ami az amit te akarsz LVDS-el, így használható a bus a _P/_N jelöléssel is. Amire figyelni kell, hogy az a net label, amely a vezeték fizikai nevét fogja adni kövesse a diff párokra vonatkozó elnevezési konvenciót (_P/_N vagy _P{n}/_N{n}).