Tulajdonlképpen olcsó 2n3055-ket rendeltem tőlük a készülő "A" osztályú erősítőmhöz, meg akkor már sok egyebet , mert csak így éri meg.

Megtaláltam a TL431 adatlapját.

Chipcad-nél lehet kapni 2,048 V-os referencia IC-ket TO92 tokozásban. Elég sok mintakapcsolást lehet rá látni. Én vettem még régebben, az analóg részt azzal terveztem már kezdetek óta megoldani. Azt hiszem MCP1541 a neve.

Letöltöttem a webpackot, a 970MB-os elvihető verziót. Azt írja a honlap hogy kell hozzá valamilyen service pack. Melyik, vagy egyáltalán kell-e?

Szerintem a CPLD-hez nem kell. De amúgy ott a honlapon ott vannak a service packok. Én most éppen szívok a logikával. Nem igazán akarja a webpack szintetizálni. Folyton kiír olyat hogy no input. Pedig ott az input. A RAM címzésem kész van. Meg a trigger logika is elvileg a teszt szerint jó.

Na, van egy első verzióm a logikából. Valószinűleg még tele van buggal. 46 makrocellába fért bele, és 1 lába maradt a 44 lábú CPLD-ből. Mindez úgy, hogy 10 bitet használok a RAM címzéshez, és 1K RAM lesz a szkópban. A maradék egy portlábat még tartogatom, hátha a végén kell valamire.

Csatolok egy blokkvázlatot, amit a webpack generált. Úgy működik a szkóp majd, hogy az ADC kimenetét megkapja a Trigger Logika. Ezzel fel vagy lefutó élet lehet detektálni, az előre beállított értékkel, amit a postlevel porton kap a Reset egyik élére. Ha trigger van, akkor az E kimenet engedélyezi a Post Trigger számlálót. Ez szintén előre betöltött értéktől lefele számol 0-ig, majd ott megáll. A töltés a postlevel porton intézem a reset másik élére (hogy ne kelljen külön lábakat felhaszálni erre). Mindeközben a Ram Címző számláló körbe pörög órajlere. A logika nevű blokk azt intézi, hogy ha megvolt a post trigger mennyiségű minta, akkor a CLK MUX-ot átkapcsolja, és a wrr kimeneten egy interrupttal értesíti az ATMEGát, hogy lehet kiolvasni. Így a kiolvasáshoz más órajelet tudok használnia RAM címzéshez, amit majd az ATMEGA fog adni.
Ezenkívül a logika akkor is olvasás módba kapcsolja az órajelet, ha a memória betelt, de még nem volt trigger. Ezt a memória számláló jelzi a Logi nevű kimenetén, és a Trigger Logika az E flipflop kimenetén. A memória R és W lábaira a jeleket szintén a logika kapuzza attól függően, hogy írás vagy kiolvasás módban vagyunk-e. (A wrr és a kétféle órajel van összeéselve páronként).

Nagyjából ennyi. Még ki kell tesztelnem hogy működik-e majd egyáltalán. Külső triggert egyelőre nem tudtam megcsinálni, mert kevés láb.

masterfoxx. nekem még nem kellett sp-t telepiteni webpack alá, pedig használom a 7est meg a 8ast is rendesen, kicsit elakadtam a VHDL-re fordításban alternascope ügyileg, pedig már 80%ban kész a kód

Kiszineztem kicsit a blokkvázlatot, hátha jobban érthető.

Pedig ha jól láttam pont SP3-hoz van valami patch a 8-as verzióban.

Semmivel nem tudom meglesni a kepeket
Mivel keszitetted?

Paint Shoppal. De a letöltéssel van a baj a fórumon, nem a képpel.

ITT egy Link.

8as alatt csak a chipscope-al játszadozom, nem tetszik ugyanis a 8as felülete. a chipscope lehetővé teszi, hogy egy logikai analizátort implementálj az FPGA-n belül és működés közben figyelni tudod a belső jeleket, jo kis prog

Tetszik, a webpack tud ilyen rajzot generálni a progiból?

Igen tud, sőt még az egyes blokkokon belüli kapcsolást is legenerálja. Az LCD kijelzőre egy másodperc alatt hányszor tudsz kirajzolni egy képernyőnyi anyagot?

Úgy döntöttem veszek egy USB-s parallax szkópot. Most akcióban van a chipcad-nél. Sürgősen kell mert beütött egy kis meló, és oda nem kell nagy teljesítmény, meg kaptam egy kis pénzt is az előző munkáért. Aztán közben fejlesztem a CPLD-s verziót. Csak még nem tudom a kijelző ATMEGA milyen teljesítményre képes. Valószinűleg befektetek később egy FPGA-ba, hogy ne kelljen külön memória meg kijelző vezérlés stb.

YES! Legalább látom hogy mit csinálok, és ellenőrizni tudom hogy mit is akarok belerakni tulajdonképpen....

Ha jól emlékeszem másodpercenként 2 szeri frissités az egész jól olvasható. Most nem tudom kipróbálni mert le van amortizálva a szkóp...

Ma telepitettem a webpack-et. Ismerkedek vele.... A hétvégén jó lenne összedobni egy programozót is hozzá....

Kb flipflop szintig tud lemenni, és ne várj tőle sokat. Ha ellenőrizni akarod, azt a modelsim-mel tudod. Fenn van a xilinx oldalon. Meg tudsz adni bemeneteket és látod mit ad ki.

Visszaírt a MAXIM, elvileg nincs minimális órajelfreki a max1446-nál és a 1198-nál, De a legjobb akkor is a CPLD-s megoldás lesz. De azért lehet hogy megpróbálom
Idézet a levélből:

Rendeltem már 1448 meg 1449-et is de még nem küldték. Ha megjön, akkor ehhez fogok kikísérletezni egy analóg fokozatot. Elvileg ezt differenciális módban a legcélszerűbb hajtani. Rendeltem egy Analog Devices IC-t ami differenciális műverősítő, tehát a sima jelből diff jelet állít elő. Az erősítést még gondlokodom hogy multiplexerrel ellenálásokat kapcsolgassak a visszacsatoló ágba, vagy pedig veszek fix 1,2,5 erősítésű IC-ket és azokat kapcsolgatom, csak ahhoz megint sok mintát kéne rendelni. Valószinűleg az első megoldás egyserűbb. Öszzerakok majd egy 50Khz szinusz generátor, és azzal fogom az elvi működést letesztelni, mert a szkópomon ezt még simán látom.

PGA-k(programozható erősítésű erősítő) használatára még nem gondolt senki sem?én most azon gondolkodom,vannak 60dB átfogásúak is, muxal hogy gondoltad az ellenállat kapcsolgatását?Analóg mux nem gázos oda?(zaj,sávszél,stb)

Bitscope-ban is így van megoldva, szóval működnie kell. Illetve olyan megoldást láttam még, hogy fixre be van állítva egy egy erősítő 1,2,5-re és maxim analóg kapcsolóval kapcsolja rá amelyik kell. PGA-kat még nem néztem, nem tudom van-e ilyen többszáz mega sávszélességű. De jó ötlet. Az lenne a legjobb, ha valahogy úgy meg lehene oldani, hogy egy nem invertáló fokozatba egyesíteni az offszetet és az erősítést is. Akkor az elejére kell egy buffer és két fokozatból megvan minden. Persze ha az ADC-t diff módban használjuk akkor még kell ez-az.

Egy műveletierősítő is elég az analog bemenethez, ahogy Masterfoxx már lerajzolta, csak referencia IC-ről kell egyenszintet adni az AD bemenetére offsetnek. Szerintem nem kell még egy buffer.

[link= http://focus.ti.com/docs/prod/folders/print/ads5520.html]ő egy ingyen mintában rendelhető 100MHz-es mintavételezésű ADC[/link] ha minden igaz

Én nem látok ingyenes mintát. Egyébként ez 12bites és nem 8. Azért köszi.

Akkor le vagyok maradva. Én arra emlékszem amelyiknél az offset az erősítéssel mindig változott. Egyébként tudja valaki, hogy mitől jobb differenciál módban használni egy konvertert, mint single ended módban? Gondolom valami zaj védettséget még ad, de hangtechnikai tudásom szerint akkor használják a normál meg a fordított fázist, ha utána messzire kell elvinni a jelet. Itt meg ugye 3mm, a diff fokozat erősítőtől a konverter bemenetéig. Vagy ők arra szánják, hogyha valaki jó hosszú vezetéken küldi a jelet és nem ott van melette a nyákon minden?

Ez így igaz, sajnos. De szerintem annyira nem zavaró, meg lehet szokni, csak működjön normálisan az analóg fokozat

Igen , én is úgytudom hogy a zajvédettség miatt használják a differenciális módot. A kérdést már én is tanulmányoztam. Ha jól emlékszem az így használt műveleti erősítő bemeneti ellenállása kicsi. Nem 100% hogy jól emlékszem, de ebből a szempontból is meg kell vizsgálni.

Szóval én Masterfoxx kapcsolása alapján fogom átgondolni az analóg részt. Tehát egy neminvertáló fokozat az offset meg külön egy IC-vel az AD átalakító bemenetére. Még mindig a PC-s programot írom. Van még munka vele. Szerintem max.2hét és kész vagyok vele. Utánna kezdek az analóg résszel foglalkozni ismét. Ebbe az egyszerű szkópomba is ezt az analóg részt akarom bele építeni.