De jó Lehet spórolni a kivezetésekkel

Az áprilisi hozzászólások között itt találod a TTL-s verzióm kapcsolását..
Tervezem egy ceruzaaksi gyorstöltő fejlesztését. Természetesen PIC-el. Ehhez kell az alacsony mintavételi sebesség.

Köszönöm, megnéztem! Valami ilyesmi, ha nem pont ilyen megoldásra jutottam én is, már ami a lényeget érinti. Gondolom régebben rajzoltad, mert a RAM-ok nem túl barátságosak(vagy ebből volt egy rakattal? ). Amit említettem típust, az 512K*8bit-es 10ns-es és most már kapható, nem drága.

Ha mindezt fel lehet építeni CPLD-vel akkor az tényleg nagy előny. Eddig nem dolgoztam ezzel, de most nagyon rámozdultam(van esetleg jó magyar anyag ezekről?).
Persze van akinek probléma a fejlesztése, és maga a tokozása is, ezért inkább a TTL-nél marad. Szerintem mindkét megoldás működhet, jó lenne mindkettőt kidolgozni!

Ezt is megnéztem, köszi! Most már értem miért akartok CPLD-t, igazság szerint én sokkal egyszerűbben képzeltem a dolgot, de még nem kerek, nem tudok nyilatkozni, lehet hogy nekem sem lesz egyszerűbb a kör. Ha jutok valamire felteszem.
Érdekelne, hogy miben fejleszted a PC-s progi részt?
Többiek?

akkor elmondom ,én miért használok FPGA-t :
1. azonos áron egy nagyságrenddel nagyobb FPGA-t kapok mint CPLD-t
2. igy egy 4000 Ft-os FPGA-ban elfér a komplett VGA-kezelés,egér kezelés,AD órajel előállítás,soros kommunikácó és a capture-RAM
3. ha kedvem támad beletenni 1 FFT-t azt is megcsinálja
4. lehetőségem van 1(vagy több) softprocessor implemetálására chipen belül
5. és mert van 1 ilyen fejlesztőkártya a melóhelyemen
6. a második pont végéig bezáróan szereplő eszközök mintegy 40%ot esznek az FPGA-mból és 32MSPS-el megy(ennyit bir az AD)

És én pontosan ugyanezért akarok FPGA-t Bár az árral nem értek egyet, mert az úgy 3-4-szerese szerintem a CPLD-nek. Te mekkora RAM-ot tettél az FPGA-ba? Beleférne mondjuk 2KByte FIFO? Ha tudnék szerezni olcsó FPGA panelt, akkor nekivágnék én is. De sajnos nincs rá 50 ezrem. Csináltál már analóg fornt-endet hozzá? Vagy anélkül hajtod?

watt: Én a programomat delphiben írtam. Van egynéhány screenshot róla valahol a fórumban, de most nem tudom előtúrni őket. Amúgy a CPLD-ből van mondjuk 44 lábú PLCC tokozású, ami 1,27mm-es lábtávolságú és foglalatba is bele lehet tenni. Vagy van 0,8mm lábtávú 64 lábú is, ami még talán kezelhető méret. Szóval ha ez az akadály hogy nem DIP tokos akkor nyugodtan vágj neki, mert ezeket még normál pákával be lehet ültetni, csak egy jó nyák kell hozzá.

Melyik tipusú FPGA-t ajánlod ? Persze ami könnyen beszerezhető. Illetve amit használsz FPGA-t azzal mekkora mintavételezési sebességet tudnál elérni ?
Valami olyan megoldást keresek amivel 100MSPS-t megtudnék valósítani. Még mindig 0 a tudásom FPGA és CPLD szinten, ígyhát a te tapasztalatodra hagyatkozok.
Na még egy kérdés. Muszály megvennem az FPGA fejlesztőkészletet 50eFt-t? A CPLD-s fejlesztőkészlethez adott égető beégeti az FPGA-t is, nem?

Gory! Nekem nem gond, de amikor én fórumba írok, ritkán indulok ki magamból, inkább azt szoktam nézni, hogy a topic hasznára lehet másoknak is, akik talán a DIP tokokkal tudnak csak boldogulni. Csak e miatt említek olyan megoldásokat is, amik esetleg "nekünk" túlhaladottnak tűnik, de attól még működhet.
Egyébként most tömöm magam infókkal a CPLD-kel és FPGA-kal kapcsolatban, van mit tanulni. Eddig PIC-el mindent megoldottam, most eljött az idő a továbblépésre. :yes:

Most töltöttem le a IDe WebPACK-ot a Xilinx oldaláról, még nem telepítettem, de azt írják, hogy az FPGA-k fejlesztésére is jó azzal az áramkörrel, amit csatoltam.

pokot-ot kérdezném előzetesben, hogy tényleg lehet teljes körű FPGA fejlesztést is végezni vele?

Xilinx Spartan 3. Szerintem az tökéletes, beszerezhető, nem is olyan drága. Pokot is ezt használja ha jól tudom.

Watt: www.fpga4fun.com

így igaz,spartan3-at használok(xc3s200).jelenleg 32Msps-re van visszabutítva a rendszer AD miatt, elvileg 64M-n is jár, de ugy saccolom hogy 200M-n még birnia kell a belső SRAMnak.
Én is a sima LPT-s letöltővel fejlesztek,sőt van idebent a cégnél 1 chipscope nevü progi, amivel a belső jeleket tudom vizsgálni müködés közben(NEM SZIMULÁLNI),szintén az lpt-s jtag kábellel
most sajna állni fog a szkop-projekt 1 kis ideig mert befutott egy erősen pénzorientált projekt,pedig már majdnem teljesen VHDL-ben van

a frontend még sehol sincs, 27kbyte van ebben a tipusban, ennek 41%át használom, de az nem mind capture, a capture 1kbyte jelenleg

a nyers adatok CPLD kontra FPGA

CPLD: coolrunner2. 100lábu tokban 6ns-os brutto 4700,-
FPGA:spartan3 208lábu tok,4ns br 4400,-
CPLD:6e kapu
FPGA:200e(!) kapu + 216kbit SRAM blokk
úgy érzem ez elég érv az fpga-k használatára,bár kell még mellé 1 kb 900ft-os flash is.
és akkor a kimenetek dinamikusabb konfigurálásáról nem is beszéltem,gyakorlatilag fejlesztő panel se kellene,megtervezed a perifériákat rákötözöd a lábakra és csinálsz 1 nyákot,azon meg fejlesztesz,ha ki van vezetve a jtag az sose baj(későbbi upgrade)

Ilyen drága?
Én csak az Xc9572XL-t néztem a PLCC44-es tokban, az nettó 580 Ft. És ez könnyen beforrasztható. Sajnos egy 100 lábú Spartan 3-at nehezen tudnék beforrastani, talán ha lötstop lakkos gyári nyák lenne akkor. Azt meg nem éri meg egy darabot gyártatni mert marhadrága. Valami megoldást mondjuk ki kéne találnom. CPLD-re már írtam logikát, de ahhoz kell még egy kontroller, ami a kijelzőt viszi és úgy lassab a kirajzolás. Nekem másodpercenként 10 de jobb lenne 20 kirajzolás ami kéne.
Egy LCD nélküli szkóphoz mondjuk a CPLD-s megoldás tökéletes. Egy XC9572XL tipusba nekem belefért minden. Csak a 64 lábút kell használni. Az is kijön 8-900Ft-ból bruttó.

Köszönöm a válaszaitokat. Hát én akkor mindkettővel barátkozok a Spartan3-al meg az olcsó CPLD változatokkal is.

Idézet:
„Egyezzetek ki döntetlenben.”

Ok.Vegulis Ti tudjatok ezt jobban,en meg gyerekcipoben jarok eteren.De az ARM akkor is kemenyebb

Vickersben vagy Brinelben? Talán.

Megjött a maximtól a MAX1449-es. Viszont ezt dfferenciális módban szokták használni. Így pedig kell még egy plusz erősítőt betenni. Meg nincs bias out kimenete se ha jól tudom. Tehát lehet hogy majd mégis az AD9057-et választom. Az eszi az 5V-os logikát is meg a 3.3V-osat is. Bár ha FPGA-hoz készül meg CPLD-hez, akkor a 3.3V-ot mindkét konverter tudja.

A bias outnak ott van a COM kimenete (bár én külső feszültséget fogok használni), és elvileg lehet single módban is használni....

Nem tudom a Com kimenet mennyire stabil. De az Ad9057-nél a belső referenciával van összekötve. A Max1449-nek elvileg nagyobb a SNR-je mint az ADS830-nak vagy az AD9057-nek. És persze 105Mhz. Ezért lehet célszerű azt használni. Mindháromhoz csinálok kísérletnek egy előfokot, aztán meglátjuk mi lesz. Mondjuk az ADS830 csak 60Mhz talán az kicsit kevés. De 5V-os kevés a lába, és a legegyszerűbbnek tűnik. Ennek ellenére 80Mhz alá mégsem biztos hogy adom.

Csináltam egy Multisim szimulációt. Az első fokozat fog mejd erősíteni most csak egy követőnek van beállítva, a második pedig az offset állítás. Potméter helyett most ellenálás osztót tettem mert jobban tudtam vele kísérletezni. A legvégén majd kell még a bias eltolás a konverternek megfelelően.

Szerintem az R1-et hagy el. Az U2 2 és 6 lába az maradjon összekötve.

Mekkora lett az offset eltolásod?

Az R1 azért van ott, mert a 2 és a 6-os láb közt lesz majd a multiplexer meg az ellenálások amivel erősítést állítok. Meg lesz az 1-szeres erősítéshez csak simán összekötve a két láb.
Az offszet az +-V(R5/R2) elvileg. Azaz nálam +tápfesztől -tápfeszig, ami kb működik is.
Az egész konstrukciónak az a hátulütője, hogy az utolsó fokozat mivel nem invertáló, és muszáj visszacsatoló ellenálást betenni, ezért 1-nél nagyobb erősítésű, nálam konkrétan 2. Így a legelején nem 10 és 100 osztást kéne csinálnom, hanem 20 és 200-at szerintem.

Vagy pedig úgy csinálok mintha 1Vpp lenne az ADC full scale tartománya, miközben az valójában 2Vpp.

És ha leosztanád egy ellenállásosztóval az utolsó műveleti erősítőről lejővő jelet. Egyébként is kis kimeneti ellenállású fokozat kell az AD átalakító elé.

Hát az ellenálásosztóban nem bízok, az nem valami precíz dolog. Mondjuk a legelején az előosztó is ellenálásosztó, de akkor valami nagyonpontos ellenálást kell szereznem. Lehet hogy hülye kérdés, de a nem invertáló erősítőnek nagy a kimeneti ellenálása? Nem a bemenő nagy neki?

Én sem tudom pontosan. Úgy emlékszem a kimenő ellenállása is nagyobb neki mint az invertálóé.
Komolyabb szkópoknál az ellenállásosztókat még kondikkal is frekvenciakompenzálják. Ennek kiméréséhez már komolyabb műszerek kellenek. Legalábbis egy pontos Fvgenerátor.

ADS831 --> 80Mhz

Kössz az infót. ADS830-am van itthon, de valószinűleg lábkompatibilis. Majd utánanézek.

Teljesen lábkompatibilis, én is ezt fogom használni valószínüleg.

A szimulációban ha a kimenetre ráteszek egy 2,5V-os egyenfeszt még, akkor az nem lesz jó offszetnek. DC lesz a szinusz jelből.